Элементы цифровых электронных цепей

 

В основе цифровой электроники лежит двоичная система счисления. Для записи чисел в двоичной системе нужны только две цифры - ноль (0) и еди­ница (1). Двоичная система счисления использует­ся в цифровых цепях благодаря тому, что двоичные цифры легко представить в виде двух напряжений - высокого и низкого. Данные в двоичной системе представляются двоичными цифрами, которые называются битами. Термин бит означает двоичная цифра (разряд) (binary digit).

Все цифровое оборудование, от простого до слож­ного, сконструировано с использованием небольшо­го количества основных схем. Эти схемы, называе­мые логическими элементами, выполняют некото­рые логические функции с двоичными данными.

Существуют два основных типа логических схем: схемы принятия решений и память. Логические схемы принятия решений контролируют двоичные состояния входов и выдают выходной сигнал, осно­ванный на состояниях входов и характеристиках логической схемы. Схемы памяти используются для хранения двоичных данных.

 

Логические элементы

Рассмотрим некоторые логические схемы.

Элемент И - это логическая схема, на выходе которой 1 появляется только тогда, когда на все его входы поступает сигнал 1. Если на какой-либо из входов поступает 0, на выходе появляется 0.

Рис. 12.46

На (рис. 12.46) показаны стандартные обозначе­ния, используемые для элементов И. Элемент И, может иметь любое количество входов, большее од­ного. Показанные на рисунке обозначения представ­ляют наиболее часто используемые элементы с дву­мя, тремя и четырьмя входами.

Состояние и логическую связь между входными и выходными сигналами элемента И отражает так называемая таблица истинности (табл. 12.2), ко­торая показывает выходное состояние двухвходового элемента для любых возможных состояний вхо­дов: А и В - входы; Y - выход.

Таблица 12.2

A	B	Y

 

Элемент И выполняет операцию логического ум­ножения. Логическое умножение известно как фун­кция И.

Элемент ИЛИ - это логическая схема, на выхо­де которой появляется 1, если на любой из его вхо­дов подана 1. На его выходе появляется 0, если на все его входы поданы 0. Этот элемент, как и эле­мент И, может иметь два или более входов. На (рис. 12.47) показаны стандартные обозначения, исполь­зуемые для элементов ИЛИ с двумя, тремя и че­тырьмя входами.

Рис. 12.47

Значения на выходе элемента ИЛИ с двумя вхо­дами приведены в таблице истинности (табл. 12.3): А и В - входы; Y - выход

 

Таблица 12.3

A	B	Y

 

Элемент ИЛИ выполняет логическую операцию сложения.

Элемент НЕ выполняет функцию, которая назы­вается инверсией, или дополнением, и обычно на­зывается инвертором. Цель инвертора - сделать со­стояние выхода противоположным состоянию вхо­да. В логических цепях возможны два состояния -1 и 0. Состояние 1 также называют высоким, чтобы указать, что напряжение в этом состоянии выше, чем в состоянии 0. Состояние 0 также называют низким, чтобы указать, что напряжение в этом со­стоянии ниже, чем в состоянии 1. Если на вход ин­вертора подано высокое состояние, или 1, то на вы­ходе появится низкое состояние, или 0. Если же на вход инвертора подать низкое состояние, или 0, то на выходе появится высокое состояние, или 1.

Схематическое обозначение инвертора показано на (рис. 12.48).

Рис. 12.48

Работу инвертора отражает таблица истинности (табл. 12.4). Вход инвертора обозначен А, а выход А (читается «не А»), Черточка над буквой А показы­вает отрицание А. Поскольку инвертор имеет толь­ко один вход, то возможны только два состояния входа.

Таблица 12.4

A	Y

 

Элемент И-НЕ является комбинацией элементов И и НЕ. Элемент И-НЕ является наиболее широко используемой логической функцией. Это обуслов­лено тем, что эти элементы могут быть использова­ны для создания некоторых других логических эле­ментов.

Схематическое обозначение элемента И-НЕ пока­зано на (рис. 12.49). На рисунке также показана его эквивалентность последовательно включенным эле­менту И и инвертору. Кружочек на выходе обозна­чает инвертирование функции И.

Рис. 12.49

Ниже приведена таблица истинности для двухвходового элемента И-НЕ (табл. 12.5). Заметим, что вы­ход элемента И-НЕ является отрицанием выхода эле­мента И. Подача 0 на любой вход дает на выходе 1.

Таблица 12.5

A	B	Y

 

Элемент ИЛИ-НЕ является комбинацией элемента ИЛИ и инвертора. Подобно элементу И-НЕ, элемент ИЛИ-НЕ также может быть использован для созда­ния других логических элементов.

Схематическое обозначение элемента ИЛИ-НЕ по­казано на (рис. 12.50). На рисунке также показана его эквивалентность последовательно включенным элементу ИЛИ и инвертору. Кружочек на выходе показывает инвертирование функции ИЛИ.

 

Рис. 12.50

Таблица 12.6

A	B	Y

 

Таблица (12.6) - таблица истинности для двухвходового элемента ИЛИ-НЕ. Заметим, что его выход является отрицанием выхода элемента ИЛИ. 1 на выходе появляется только тогда, когда на оба входа поданы 0. Если на любой из входов подана 1, то на выходе будет 0. Существуют элементы ИЛИ-НЕ с двумя, тремя, четырьмя и восемью входами.

 

 

Триггеры

Триггеры принадлежат к категория цифровых цепей, называемых мультивибраторами. Мультивиб­ратор — это цепь с положительной обратной связью, имеющая два активных устройства, рассчитанных таким образом, что одно устройство проводит ток, в то время как другое устройство закрыто (таб. 12.6). Мультивибраторы могут хранить двоичные числа, импульсы счета, синхронизировать арифме­тические операции и выполнять другие полезные функции в цифровых системах. Существуют три типа мультивибраторов: бистабильные, моностабильные и астабильные.

Триггер - это бистабильный мультивибратор, на выходе которого может быть либо высокое, либо низ­кое напряжение, т. е. либо 1, либо 0. На выходе триг­гера остается высокое или низкое напряжение до тех пор, пока на вход не будет подан пусковой сигнал.

Существует несколько типов триггеров.

RS-триггер образован двумя перекрестно связан­ными элементами ИЛИ-НЕ или И-НЕ (рис. 12.51).

Рис. 12.51

RS-триггер имеет два выхода Q и Q и два управ­ляющих входа: R (Reset - сброс) и S (Set - установ­ка). На выходах триггера уровни всегда противопо­ложны (дополняющие уровни): если Q = 1, то Q = О, и наоборот.

Для того чтобы понять работу цепи, предположим, что выход Q, вход R и вход S имеют низкий уровень. Низкий уровень выхода Q подается на один из входов элемента 2. На входе S также низкий уро­вень. На выходе элемента 2 высокий уровень. Этот высокий уровень подается на вход элемента 1, удер­живая его выход на низком уровне. Когда на выхо­де Q появляется низкий уровень, говорят, что триг­гер в исходном состоянии (RESET). Он остается в этом состоянии неопределенно долго, до тех пор, пока на вход S элемента 2 не будет подан высокий уро­вень. Когда на вход S элемента 2 будет подан высо­кий уровень, на выходе элемента 2 появится низ­кий уровень, а этот выход связан со входом элемен­та 1. Поскольку на входе R элемента 1 низкий уро­вень, на его выходе Q низкий уровень изменится на высокий. Этот высокий уровень подается на вход элемента 2, обеспечивая на выходе Q низкий уро­вень. Когда на выходе Q высокий уровень, говорят, что триггер в единичном (SET) состоянии. Он оста­ется в этом состоянии до тех пор, пока на вход R не будет подан высокий уровень, переводящий триг­гер в исходное состояние.

«Недопустимое», или «неразрешенное», условие имеет место, когда одновременно на оба входа, R и S, подается высокий уровень. В этом случае выходы Q и Q пытаются перейти в низкое состояние, но Q и Q не могут быть одновременно в одинаковом состоя­нии без нарушения работы триггера. При одновре­менном отключении высокого уровня с входов R и S оба выхода пытаются перейти в состояние с высо­ким уровнем. Поскольку всегда логические элемен­ты немного отличаются друг от друга, то один из них перейдет в состояние с высоким уровнем. Это заставит другой элемент перейти в состояние с низ­ким уровнем. В этом случае имеет место, непред­сказуемый режим работы и, следовательно, состоя­ние выходов триггера не может быть определено.

Таблица 12.7 - таблица истинности для работы RS-триггера. На (рис. 12.52) изображено упрощен­ное схематическое обозначение RS-триггера.

 

 

Таблица 12.7

 

 

S	R	Q
		Без изменений	Без изменений
		?	?

 

 

Рис. 12.52

 

Другим типом триггера является триггер с син­хронизирующим входом. Он отличается от RS-триг­гера тем, что для его работы необходим дополни­тельный вход. Третий вход называется тактовым (или синхронизирующим). На (рис. 12.53) изображе­на логическая схема триггера с синхронизирующим входом и его схематическое обозначение. Сигнал высокого уровня на любом из входов входного бло­ка триггера активизирует триггер, заставляя его изменить состояние. Входной блок, называемый «управляющим элементом», направляет тактовые импульсы на входы элементов триггера.

Рис. 12.53

Триггер с синхронизирующим входом управля­ется логическими состояниями входов R и S при наличии тактового импульса. Изменение состояния триггера происходит только по переднему фронту тактового импульса. Передний фронт тактового им­пульса - это переход в положительном направле­нии (от низкого к высокому), что означает возраста­ние амплитуды импульса от нулевого до положи­тельного напряжения. Этот процесс называется за­пуск по положительному фронту (фронту импуль­са, запускающему цепь).

Пока уровень на тактовом входе низкий, уровни входов R и S могут изменяться, не влияя на состоя­ние триггера. Входы R и S становятся чувствитель­ными только в течение тактового импульса. Триг­гер работает синхронно с тактовым сигналом. Син­хронная работа важна в компьютерах и калькуля­торах, когда каждый шаг должен быть выполнен в определенном порядке.

В цифровых микросхемах очень часто применя­ют триггеры с единственным входом данных D (data), так называемые D-триггеры. Они полезны тогда, когда должен быть сохранен только один бит данных (1 или О). На (рис. 12.54) изображены логи­ческая схема и условное обозначение D-триггера.

Рис. 12.54

Он имеет один вход для данных и вход для так­товых импульсов. D-триггер также называют триг­гером с задержкой. Вход D задерживает один так­товый импульс перед изменением уровня выхода (Q). Иногда D-триггер имеет вход PS (предустановка) и вход CLR (очистка). Когда на вход предустановки подан низкий уровень (0), он устанавливает выход Q в состояние 1. Когда на вход очистки подан 0, он устанавливает на выходе Q также 0. D-триггеры, соединенные вместе, образуют сдвиговые регистры и регистры памяти, которые широко используются в цифровых системах.

Наиболее широко используемый триггер - это JK-триггер. Он обладает всеми особенностями тригге­ров других типов. Логическая схема и обозначение JK-триггера показаны на (рис. 12.55).

 

Рис. 12.55

J и К - это входы. Важной особенностью JK-триггера является то, что когда на оба входа J и К подан высокий уровень, повторяющиеся тактовые импуль­сы заставляют выход переключаться или изменять состояние. JK-триггер может иметь два асинхрон­ных входа, PS (предустановка) и CLR (очистка), ко­торые блокируют синхронные входы (входы данных J и К и вход тактовых импульсов). JK-триггеры широко используются во многих цифровых цепях, особенно в схемах счетчиков. Счетчики можно най­ти почти в каждой цифровой системе.

Триггеры являются основными строительными блоками для построения последовательных логичес­ких цепей. Они могут быть соединены вместе и, об­разовывать счетчики, сдвиговые регистры и устрой­ства памяти.