ПНЧ с заданным тактом (ПНЧ ЗТ)

Такие ПНЧ строятся по принципу двухтактного интегрирования с фиксированной длительностью 1-го такта.

Общее уравнение преобразования ПНЧ ЗТ имеет вид

,

где U₁, U₂ – напряжения, подключенные к входу интегратора, в первом и втором тактах преобразования соответственно; Т₁ – длительность первого такта преобразования.

Обычно схемы ПНЧ ЗТ выполняются так, что U₁ = U_ВХ – U₀, U₂ = U_ВХ­. Отсюда уравнение преобразования ПНЧ данного типа, в общем виде, можно записать следующим образом:

где U₀ – опорное напряжение ПНЧ.

В интегральном исполнении ПНЧ ЗТ выпускаются, например, в виде микросхем КР1108ПП1, КР1143ПП1, AD650, AD652, ADVFC32 (производитель – корпорация Analog Devices) и VFC32, VFC320 (производитель – фирма Burr Brown).

Несомненным достоинством интегральных ПНЧ данного типа является, как было сказано выше, высокая линейность характеристики преобразования. Кроме того, применение интегральных ПНЧ позволяет свести к минимуму количество дополнительных внешних ЭРЭ. Однако интегральные ПНЧ имеют и ряд недостатков. К ним относятся, в частности, сравнительно узкий диапазон частот выходного сигнала, а также некоторые трудности, связанные с коррекцией погрешностей интегратора, а именно ЭДС смещения нуля и входных токов.

Поэтому разработчики РЭА зачастую используют в проектах приборов и систем ПНЧ ЗТ, реализованные на дискретных элементах. Один из вариантов построения схемы такого ПНЧ приведен на рис. 2.10.

 

 

Рис. 2.10. Функциональная схема ПНЧ ЗТ

Временные диаграммы работы данной схемы приведены на рис. 2.11.

Рис. 2.11. Временные диаграммы работы ПНЧ ЗТ

 

Работа схемы происходит следующим образом. При включении ПНЧ и подаче входного напряжения U_BX положительной полярности начинает увеличиваться напряжение U_И на выходе интегратора. Как только оно достигнет напряжения стабилизации U_CT стабилитрона VD1, на входе "J" триггера DD1 установится логическая "1". Таким образом, триггер перейдет в счетный режим (режим делителя частоты
на 2). Первый же задний фронт импульса с выхода генератора образцовой частоты (ГОЧ) установит на выходе триггера "1", которая замкнет ключ S1 на выход источника опорного напряжения U₀. При этом начнется формирование заданного такта Т₁.

Под действием напряжения U₀ напряжение U_И начинает убывать. Первый же задний фронт импульса с выхода ГОЧ установит на выходе триггера "0", который переключит ключ S1 на землю. Такт Т₁ завершится, и начнется такт Т₂. В этом такте на вход интегратора будет поступать только напряжение U_BX, и напряжение U_И вновь начнет возрастать. Как только это напряжение достигнет уровня U_CT, на входе "J" триггера DD1 вновь установится логическая "1". Первый же задний фронт импульса с выхода ГОЧ установит на выходе триггера "1", которая замкнет ключ S1 на выход источника опорного напряжения U₀. Таким образом, такт Т₂ будет завершен.

Далее описанный выше процесс повторяется.

Получим выражение, связывающее входное напряжение U_BX и выходную частоту f_ВЫХ.

В первом такте напряжение на конденсаторе С определяется выражением

где t₀ = Т₁ – длительность 1-го такта преобразования, равная периоду следования импульсов с выхода ГОЧ.

Во втором такте напряжение на конденсаторе С определяется выражением

Так как среднее значение напряжения на конденсаторе С за время преобразования равно нулю, т.е. , то

или

Период выходного сигнала

Отсюда уравнение преобразования ПНЧ ЗТ, выполненного по схеме рис. 2.10:

Достоинством такого ПНЧ является то, что точность элементов времязадающей цепи интегратора R1, C не влияет на точность преобразования. Погрешности данного ПНЧ полностью определяются операционным усилителем (ОУ) DA1 (подробно погрешности ОУ и схем на их основе рассмотрены в [1, 2]).

Недостатком этого ПНЧ является сравнительно небольшое быстродействие (выходная частота не превышает 250 МГц), определяемое быстродействием триггера DD1 и ключа S1 (это самый медленный элемент схемы), а также частотными погрешностями ОУ интегратора.

Еще одна схемная реализация ПНЧ ЗТ, выполненного на дискретных элементах, приведена на рис. 2.12.

 

Рис. 2.12. Функциональная схема ПНЧ ЗТ
с образцовым источником тока:

И – интегратор; К – компаратор; _éù_ – одновибратор

 

Работает такой ПНЧ следующим образом. Под действием положительного входного сигнала U_ВХ напряжение U_И на выходе интегратора уменьшается. При этом ключ S разомкнут, т.к. на выходе одновибратора "0". Когда напряжение U_И уменьшится до нуля, компаратор переключается в из "1" в "0", запуская тем самым одновибратор. Одновибратор формирует импульс стабильной длительности Т_И, который управляет ключом (последовательность этих импульсов является выходным сигналом ПНЧ).

Ключ замыкается, и ток I_ОП от источника тока в течение Т_И поступает на вход интегратора, вызывая увеличение выходного напряжения интегратора. Далее описанный процесс повторяется.

Импульсы тока I_ОП уравновешивают ток, вызываемый входным напряжением U_ВХ. В установившемся режиме

,

откуда следует, что частота сигнала на выходе схемы

где U_ВХср – среднее значение входного напряжения за период Т.

Это выражение показывает, что точность преобразования определяется точностью установки опорного тока I_ОП, точностью формирования длительности импульса одновибратора Т_И, а также точностью резистора R. Емкость конденсатора С не оказывает влияния на частоту ПНЧ.

Данная схема имеет более широкий диапазон преобразования по сравнению со схемой, приведенной на рис. 2.10, за счет того что коммутация тока I_ОП производится токовым ключом, быстродействие которого выше, чем быстродействие потенциального ключа. Однако, как видно из уравнения преобразования, и количество источников погрешностей в этой схеме больше.

Основной недостаток этой схемы: неравномерная расстановка выходных импульсов. Эти импульсы синхронизированы с импульсами опорной частоты f₀ с выхода ГОЧ. На выходе ПНЧ присутствуют "пачки" импульсов, и лишь среднее значение выходной частоты будет соответствовать уравнению преобразования.