Примеры стандартных счетчиков

Микросхемы К155ИЕ6 и К155ИЕ7-четырехразрядные реверсивные счетчики, аналогичные по структуре. Счетчик ИЕ6 (рис. 1.67, а) двоично-десятичный, а счетчик ИЕ7 (рис. 1.67, б) - двоичный. Внутреннюю схему счетчика К155ИЕ7 можно изучить по рис. 1.67, в. На рис. 1.67, г показана цоколевка этих счетчиков. Импульсные тактовые входы для счета на увеличение Сu (вывод 5) и на уменьшение Сd (вывод 4) в этих микросхемах раздельные. Состояние счетчика меняется по положительным перепадам тактовых импульсов от низкого уровня к высокому на каждом из этих тактовых входов.

 

 

Для упрощения построения счетчиков с числом разрядов, превышающим четыре, обе микросхемы имеют выводы окончания счета на увеличение (_ТСu, вывод 12) и на уменьшение (_ТСd, вывод 13). От этих выводов берутся тактовые сигналы переноса и заема для последующего и от предыдущего четырехразрядного счетчика. Дополнительной логики при последовательном соединении этих счетчиков не требуется: выводы _ТСu и _ТСd предыдущей микросхемы присоединяются к выводам Сu и Сd последующей. По входам разрешения параллельной загрузки РЕ и сброса R запрещается действие тактовой последовательности и даются команды загрузки четырехразрядного кода в счетчик или его сброса.

В микросхемах ИЕ6 и ИЕ7 счетчики основаны на четырех двухступенчатых триггерах "мастер-помощник". Десятичный счетчик отличается от двоичного (см. его схему на рис. 1.67,в) внутренней логикой, управляющей триггерами. Счетчики можно переводить в режимы сброса, параллельной загрузки, а также синхронного счета на увеличение и уменьшение.

Если на вход Cd подается импульсный перепад от низкого уровня к высокому (дается команда на уменьшение-down), от содержимого счетчика вычитается 1. Аналогичный перепад, поданный на входе Сu, увеличивает (up) счет на 1. Если для счета используется один из этих входов, на другом тактовом входе следует зафиксировать напряжение высокого логического уровня. Первый триггер счетчика не может переключиться, если на его тактовом входе зафиксировано напряжение низкого уровня. Во избежание ошибок менять направление счета следует в моменты, когда запускающий тактовый импульс перешел на высокий уровень, т. е. во время плоской вершины импульса.

На выходах _ТСu (окончание счета на увеличение, вывод 12) и _ТСd (окончание счета на уменьшение, вывод 13) нормальный уровень-высокий. Если счет достиг максимума (цифра 9 для ИЕ6 и 15 для ИЕ7), с приходом следующего тактового перепада на вход Cu от высокого уровня к низкому (более 9 или более 15) на выходе _ТСu появится низкое напряжение. После возврата напряжения на тактовом входе Сu к высокому уровню напряжение на выходе _ТСd останется низким еще на время, соответствующее двойной задержке переключения логического элемента ТТЛ.

Аналогично на выходе _ТСd появляется напряжение низкого уровня, если на вход Сu пришел счетный перепад низкого уровня. Импульсные перепады от выходов _ТСu и _ТСd служат, таким образом, как тактовые для последующих входов Сu и Сd при конструировании счетчиков более высокого порядка. Такие многокаскадные соединения счетчиков ИЕ6 и ИЕ7 не полностью синхронные, поскольку на последующую микросхему тактовый импульс передается с двойной задержкой переключения.

Если на вход разрешения параллельной загрузки РЕ (вывод 11) подать напряжение низкого уровня, то код, зафиксированный ранее на параллельных входах DO-D3 (выводы 15, 1, 10 и 9), загружается в счетчик и появляется на его выходах QO-Q3 (выводы 3, 2, 6 и 7) независимо от сигналов на тактовых входах. Следовательно, операция параллельной загрузки - асинхронная.

Параллельный запуск триггеров запрещается, если на вход сброса R (вывод 14) подано напряжение высокого уровня. На всех выходах Q установится низкий уровень. Если во время (и после) операций сброса и загрузки придет тактовый перепад (от Н к В), микросхема примет его как счетный.

Счетчики К155ИЕ6 (74192) и К155ИЕ7 (74193) потребляют ток 102 мА. Маломощные варианты этих микросхем с переходами Шотки имеют ток потребления 34 мА. Максимальная тактовая частота 25 МГц; время задержки распространения сигнала от входа Сu до выхода _Тсu 26 нc, аналогичные задержки от входа РЕ до выхода Q3 составляют 40 нc. Время действия сигнала сброса (от входа R до выходов Q) 35 нc.

На рис. 1.68а показана диаграмма работы десятичного счетчика ИЕ6, где обозначены логические переходы сигналов при счете на увеличение и уменьшение. Кольцевой счет возможен в пределах 0...9, остальные шесть состояний триггерам запрещены. Кольцо счета для двоичного счетчика ИЕ7 внутренних запретов не имеет (см. рис. 1.68,6).

Составив определенную комбинацию входных сигналов, по табл. 1.38 можно выбрать один из четырех режимов работы счетчика ИЕ6. Счет на увеличение здесь закончится при выходном коде ВННВ (9), уменьшение-при НННН (0).

 


Аналогичные операции со счетчиком ИЕ7 позволяет проводить табл. 1.39. Окончанию счета на увеличение здесь соответствует код ВВВВ (15), а на уменьшение - НННН (0).


Регистры

 

Регистром называется функциональный узел, выполняющий хранение двоичных чисел или их сдвиг на определенное число разрядов. Они строятся на основе рассмотренных выше триггеров. По способу приема и выдачи информации регистры делятся на следующие группы: с параллельным приемом и выдачей (рис. 3.17); с последовательным приемом и выдачей (рис.3.18); с последовательным приемом и параллельной выдачей (рис.3.19); с параллельным приемом и последовательной выдачей (рис.3.20).

 

Рис.3.17. Регистр с параллельным приемом и выдачей

 

 

Рис.3.18. Регистр с последовательным приемом и выдачей

 

 

Рис.3.19. Регистр с последовательным приемом и параллельной выдачей

 

Рис.3.20. Регистр с параллельным приемом и последовательной выдачей

 

Регистры с параллельным приемом и выдачей служат для хранения информации и называются регистрами памяти. Изменение хранящейся информации (ввод новой информации) происходит после соответствующего изменения сигналов на входах при поступлении определенного уровня(С = 0 или С=1) или фронта синхросигналов. В качестве разрядов регистра памяти используются синхронизируемые уровнем или фронтом триггеры: D- триггеры

Регистры с последовательным приемом или выдачей информации (рис. 3.18-3.20) называются сдвиговыми регистрами. В регистре с последовательными приемом и выдачей первый разряд вводимого числа D0 подается на вход одного, крайнего слева, разряда регистра Tm-1 и вводится в него при поступлении первого синхроимпульса: Qm-1=D0. При поступлении следующего синхроимпульса значение D0, поступающее с выхода разряда Tm-1, вводится в разряд Tm-2, т.е. устанавливается Qm-2=D0, в разряд Tm-1 поступает следующий разряд числа D1: устанавливается Qm-1=D1 и т.д. Таким образом, производится последовательный сдвиг поступающей на вход информации на один разряд вправо в каждом такте синхросигналов. После поступления m синхроимпульсов весь регистр оказывается заполненным разрядами числа D и первый разряд числа (D0) появляется на выходе Q0 регистра. В течение последующих m синхроимпульсов производится последовательный поразрядный вывод из регистра записанного числа, после чего регистр оказывается полностью очищенным.

Сдвиговые регистры обычно реализуются на D- триггерах (рис.3.22) или RS- триггерах (рис.3.23), где для ввода информации в первый разряд включается инвертор.

 

Рис.3.22.Схема сдвигового регистра на D- триггерах

 

Для сдвиговых регистров обязательным является применение триггеров, синхронизируемых фронтом.

Сдвиговые регистры могут быть реверсивными, т.е. выполняющими сдвиг в любом направлении: слева направо или наоборот. Направление сдвига определяется значением управляющего сигнала на специальном входе регистра.

Условное графическое изображение регистра показано на рис.3.24.

 

Рис.3.24. Схематическое изображение регистра

 

Устройства памяти.


Понравилась статья? Добавь ее в закладку (CTRL+D) и не забудь поделиться с друзьями:  



double arrow
Сейчас читают про: