2018-02-13
248
Цель: Составить схемы полусумматора и сумматора и протестировать ихна наборном поле блока испытания цифровых устройств А1.
Сумматор устройство имеет 3 входа Х0 Х1 Р1 выдает на выходе сумму поданных сигналов 1 на входы Х, если подать сигнал на Р1
Полусумматор устройство аналогично сумматору но имеет только 2 входа:
Х0 Х1
Таблица истинности полусумматора
| Х0 | 0 | 1 | 0 | 1 |
| Х1 | 0 | 0 | 1 | 1 |
| S | 0 | 1 | 1 | 0 |
| P | 0 | 0 | 0 | 1 |
Таблица истинности сумматора
| Х0 | 0 | 1 | 0 | 1 | 0 | 1 | 0 | 1 |
| Х1 | 0 | 0 | 1 | 1 | 0 | 0 | 1 | 1 |
| P1 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 |
| S | 0 | 1 | 1 | 0 | 1 | 0 | 0 | 1 |
| Pi+1 | 1 | 1 | 1 | 0 | 1 | 0 | 0 | 0 |
Лабораторная работа №8
Цель: Протестировать схему дешифратора и преобразователя кода с семи сегментным индикатором на наборном поле блока испытания цифровых устройств А1.
Дешифратор устройство преобразует входной сигнал в более емкую систему счисления здесь из 2 кода преобразует в 4код
| Вход | A0 | 0 | 1 | 0 | 1 | 0 | 1 | 0 | 1 |
| A1 | 0 | 0 | 1 | 1 | 0 | 0 | 1 | 1 | |
| E | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | |
| Выход | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
| 1 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | |
| 2 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | |
| 3 | 1 | 1 | 1 | 0 | 1 | 1 | 1 | 1 |
|
|
|
Дешифратор с семи сегментным индикатором преобразует двоичный код в 10код системы счисления и показывает цифру на индикаторе от 0 до 9
| Вход | A0 | 0 | 1 | 0 | 1 | 0 | 1 | 0 | 1 | 0 | 1 | 0 | 1 | 0 | 1 | 0 | 1 |
| A1 | 0 | 0 | 1 | 1 | 0 | 0 | 1 | 1 | 0 | 0 | 1 | 1 | 0 | 0 | 1 | 1 | |
| A2 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | |
| A3 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | |
| Выходы | A | 1 | 0 | 1 | 1 | 0 | 1 | 0 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 |
| B | 1 | 1 | 1 | 1 | 1 | 0 | 0 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | |
| C | 1 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | |
| D | 1 | 0 | 1 | 1 | 0 | 1 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |
| E | 1 | 0 | 1 | 0 | 0 | 0 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |
| F | 1 | 0 | 0 | 0 | 1 | 1 | 1 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | |
| G | 0 | 0 | 1 | 1 | 1 | 0 | 1 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 |
Лабораторная работа №9
Цель: Протестировать схемымультиплексора и функций двух переменных, реализованных с помощью мультиплексора, и демультиплексорана наборном поле блока испытания цифровых устройств А1.
Тестирование мультиплексора мультиплексор в зависимости от числа выбранного адресными входамиA0-1 подает сигнал
с информационного входа D0-3
1. Тестирование мультиплексора.
| X0 | 0 | 1 | 0 | 1 |
| X1 | 0 | 0 | 1 | 1 |
| Y=f(X0,X1) | 0 | 1 | 1 | 1 |
2. Тестирование логических функций двух переменных.
| X0 | 0 | 1 | 0 | 1 |
| X1 | 0 | 0 | 1 | 1 |
| Y=f(X0,X1) | 1 | 0 | 1 | 1 |
Демультиплексор по аналогии с мультиплексором выбирает один из информационных выходов и подает на них сигнал со входа Е
3. Тестирование Демультиплексора
| X0 | 0 | 1 | 0 | 1 |
| X1 | 0 | 0 | 1 | 1 |
| Y=f(X0,X1) | 1 | 0 | 1 | 1 |
Лабораторная работа №10
Цель: Протестировать схемы RS-триггер на наборном поле блока испытания цифровых устройств А1.
РSтриггер устройства имеющие свойства памяти.
|
|
|
На лог И-НЕ сделан обычный триггер, на лог ИЛИ-НЕ сделан инвертированный триггер
1. Тестирование RS-триггер
| Триггер | R | S | Qn+1 |
| На лог Инв.ИЛИ | 0 | 0 | Qn |
| 1 | 0 | 0 | |
| На лог инв. И | 0 | 1 | 1 |
| 1 | 1 | Неопределенно |
