Параллельные АЦП

Преобразование напряжения в двоичный код в таком АЦП производится за один такт, т.е. оценка значений всех разрядов выходного кода производится одновременно. Это вместе с учетом особенностей построения структуры таких АЦП и определило их название.

Рис. Структурная схема параллельного АЦП

Параллельный n -разрядный АЦП состоит (рис.19) из резистивной матрицы, содержащей 2ⁿ одинаковых резисторов включенных последовательно, и (2ⁿ-1) компараторов. На резистивную матрицу подается опорное напряжение. Это напряжение делится на резисторах матрицы. Так как при таком количестве резисторов падение напряжения на каждом из них равно кванту дискретизации (весу младшего разряда), то напряжение, снимаемое относительно общей точки с каждого последующего резистора будет больше напряжения, снимаемого с предыдущего резистора на величину кванта. Напряжения с резисторов подаются соответственно на первые входы компараторов, одновременно на все вторые входы компараторов подается входное напряжение. Выходы компараторов подключены к входам цифрового дешифратора.

При подаче преобразуемого входного напряжения U_вх сработают только те компараторы, для которых входное преобразуемое напряжение, подаваемое на один из входов, превысит напряжение, поступающее с соответствующего резистора на другой вход. Можно сказать, что число сработавших компараторов будет равно числу квантов дискретизации "уместившихся" во входном сигнале. На выходах сработавших компараторов установятся логические единицы, на выходах не сработавших – нули. Очевидно, что сработает какое-то число компараторов, следующих друг за другом последовательно в цепочке подключения к резисторам матрицы, начиная с компаратора, подключенного к резистору, который связан с общим проводом. Код на выходах компараторов будет состоять при этом из последовательности следующих друг за другом единиц и последовательности следующих друг за другом нулей. Такой код называют унитарным или градусным. Этот код поступает на цифровой дешифратор, который преобразует его в обычную двоичную форму представления.

Очевидно, что такая структура АЦП по сравнению с другими обладает максимальным быстродействием.

Очевидны и ее недостатки. Входное напряжение поступает параллельно на входы большого числа компараторов. Это определяет низкое входное сопротивление, но главное – большую входную емкость. Большая емкостная составляющая входного сопротивления ограничивает возможности работы с быстроменяющимися входными сигналами – она должна успевать перезаряжаться со скоростью изменения входного напряжения. Для этого может потребоваться достаточно большой входной ток – большой выходной ток предыдущего каскада. Поэтому для того чтобы не терять высокоскоростные свойства структуры из-за большой входной емкости реального преобразователя на входе АЦП ставят буферный каскад – повторитель напряжения, обладающий низким выходным сопротивлением.

Другим недостатком является существенный объем составных компонентов. Например, для получения разрядности выходного кода всего в 8 двоичных разрядов АЦП должен включать в себя 255 компараторов и 256 резисторов. При еще большей разрядности число элементов возрастает многократно. Для наиболее полного использования скоростных качеств структуры при интегральном исполнении таких АЦП используют и соответствующие, позволяющие добиться максимального быстродействия, технологии. Однако, использование таких технологий, как правило, определяет и повышенное энергопотребление микросхем и ведет к необходимости решения проблемы интенсивного отвода тепла от кристалла. Большое число активных компонентов в структуре параллельного АЦП делает эту проблему для решения достаточно трудной.

Большое число резисторов занимают большую площадь кристалла микросхемы. Уменьшение площади возможно только при уменьшении их сопротивления, но при этом будет увеличиваться потребление микросхемы по входу опорного напряжения. При проектировании конкретных БИС АЦП стараются найти компромиссное решение.

Наконец в целом, большая площадь кристалла АЦП и большое число элементов на нем определяют низкий процент выхода годных микросхем при их изготовлении.

В настоящее время среди отечественных разработок широко распространена серия параллельных микросхем К1107. Среди них есть шести- и восьмиразрядные преобразователи со временем преобразования 20–50 нс. Для получения максимального быстродействия в большинстве БИС этой серии все внутренние узлы выполнены по ЭСЛ технологии, для простоты согласования с наиболее распространенными ТТЛ микросхемами в них по данной технологии выполняются лишь выходные буферные каскады.

Микросхемы этой серии могут применяться как универсальные. Однако при их проектировании был заложен конвейерный принцип организации работы ее составных узлов, что необходимо учитывать при их использовании.

Работа устройства разбита на одинаковые по длительности такты. Длительность тактов такова, что за это время успевает сработать любой из узлов. После того как преобразование закончилось, в каждом предыдущем узле информация в следующем такте передается в каждый последующий узел. Т.е. каждый узел работает постоянно. Таким образом, еще в то время когда не закончилось преобразование конкретного отсчета, входными узлами уже ведется преобразование следующих. Это позволяет существенно увеличить частоту дискретизации. Длительность тактов преобразования определяется периодом тактового генератора, управляющего такой организацией работы устройства.

В реальных БИС АЦП серии К1107 при подаче тактовых импульсов по переднему фронту одного из них стробируется работа компараторов, по заднему фронту – запускается дешифратор, а при приходе положительного фронта следующего импульса открывается буферный каскад и одновременно вновь стробируется работа компараторов.

Такая работа АЦП возможна там, где необходима непрерывная дискретизация сигнала и когда не нужна жесткая временная привязка каждого отсчета. В противном случае для получения на выходе БИС результата преобразования на ее тактовый вход необходимо подать два тактовых импульса.