Физический интерфейс К1816ВЕ48 и расширение ресурсов МП

Условное графическое обозначение К1816ВЕ48приведено на рис.1. Приборы размещаются в стандартных 40-выводных корпусах типа 2123.40 с двухрядным расположением выводов.

Рисунок 1 – УГО К1816ВЕ48

Состав физического интерфейса ВЕ48:

Обозначение	Номер вывода	Описание
VSS	20	Общий
VDD	26	Напряжение питания +5 В или +21 В в режиме программирования УСППЗУ
VCC	40	Напряжение питания +5 В
PROG	25	Выходной строб для расширителя ВВ или программирующий импульс +18 В в режиме программирования УСППЗУ
P1.0 – P1.7	27 – 34	Псевдодвунаправленный 8-разрядный порт ВВ
P2.0 – P2.7		Псевдодвунаправленный 8-разрядный порт ВВ, младшая тетрада которого Р2.0 – Р2.3 используется для вывода старшей части адреса при обращении к внешней памяти программ или как канал связи с расширителем ВВ
DB0 – DB7	12 – 19	Двунаправленный 8-разрядный канал ВВ данных либо синхронно со стробами RD, WR, либо асинхронно. При обращении к внешней памяти программ используется для выдачи младшего байта адреса синхронно с ALE и приема очередного байта программной последовательности синхронно с PSEN. При обращении к внешней памяти данных служит для выдачи младшего байта адреса памяти синхронно с ALE и передачи данных в соответствии со стробами RD, WR
ALE	11	Строб приема адреса. Генерируется в начале каждого машинного цикла и может быть применен для синхронизации внешних цепей
RD	8	Строб чтения данных. Генерируется в циклах чтения шины BUS. Используется как строб чтения внешней памяти данных
WR	10	Строб выдачи данных. Генерируется в циклах вывода информации через шину BUS. Применяется как строб записи данных во внешнюю память
RESET	4	Вход начальной установки. Используется в режимах программирования УСППЗУ
PSEN	9	Строб чтения внешней памяти программ
EA	7	Разрешение доступа к внешней памяти. Применяется для запрета внутреннего ПЗУ в режимах эмуляции и отладки. Подача на вход напряжения +18 В переводит прибор в режим программирования УСППЗУ
SS	5	Пошаговый режим. Используется совместно с ALE для организации пошагового исполнения команд
XTAL1, XTAL2	2, 3	Вход и выход для подключения кварцевого резонатора, а также вход для внешнего ГТИ
T0	1	Тестовый вход или выход для выдачи импульсов CLK, формируемых внутри МК
T1	39	Тестовый вход, а также вход для приема импульсов счета
INT	2	Тестовый вход, а также вход для приема внешнего запроса на прерывание с низким уровнем активности

 

Встроенный в К1818ВЕ48 работает в диапазоне частот 1 –11 МГц. Вывод XTAL1 служит входом, a XTAL2 – выходом каскада усиления. Внешний кварцевый резонатор или RC-цепочка подключаются к XTAL1, XTAL2, обеспечивая необходимую для генерации внешнюю связь и сдвиг фаз.

В результате деления частоты OSC на 3 получается основная тактовая частота CLK, определяющая работу внутренних узлов МК. Синхросигнал машинных циклов ALE формируется путем дополнительного деления CLK на 5 и постоянно присутствует на одноименном выходе МК.

Рисунок 2 – Генерация сигналов в К1818ВЕ48

Каждый машинный цикл состоит из пяти тактов CLK, именуемых S1 – S5. Для выполнения команды требуется один или два машинных цикла. Прием команды всегда осуществляется в первом такте S1 первого машинного цикла M1. Во втором такте S2 принятая команда декодируется, a PC получает приращение. Такты S3 – S5 отводятся для внутреннего исполнения команды. В случае двухбайтовой или одноцикловой команды одновременно с этим память программ предъявляет новое значение PC. Новый элемент программной последовательности считывается в такте S1 следующего машинного цикла. Для одноцикловой команды S1 – начало нового командного цикла.

Во втором машинном цикле двухбайтовая команда считывает второй байт программной последовательности, представляющий либо непосредственные данные, либо младшую часть адреса. Функциональное распределение тактов S1 – S5 аналогично М1. Однобайтовая двухцикловая команда с обращением к управляющей памяти во втором машинном цикле выполняется по аналогии с двухбайтовой. Все другие двухцикловые команды в такте S2 второго машинного цикла считывают данные либо из внешнего ОЗУ, либо из портов. В этом случае необходимая адресная информация передается в тактах S3 – S5 первого машинного цикла.

Входные сигналы всех портов совместимы с ТТЛ, а на выходах может быть подключена стандартная ТТЛ-нагрузка. Вывод данных через порты P1, P2 осуществляется в такте S5 второго машинного цикла. При работе с портом BUS операции ВВ сопровождаются генерацией импульсов RD, WR, которые могут быть использованы для организации синхронного ВВ. Данные действительны на срезе стробов.

Вход RESET обеспечивает инициализацию процессора. Этот вход имеет внутренний подтягивающий резистор 200 кОм, который в сочетании с внешним конденсатором 1 мкФ обеспечивает внутренний импульс сброса достаточной длины, чтобы гарантировать сброс всех цепей. Если импульс сброса генерируется по нажатию кнопки, контакт RESET должен удерживаться на земле не менее 10 миллисекунд. Требуется 5 машинных циклов (12,5 мкс при 6 МГц), при условии, что питание МК уже включено.

Рисунок 3 – Организация сброса

Интерфейс расширения ввода-вывода содержит 4-разрядную информационную шину команд/данных Р20—Р23 и линию управления PROG. Интерфейс активизируется по командам:

MOVD А, Рр

MOVD Рр, А

ORLD Рр, А

ANLD Рр,А

 

Подключение микросхемы приведено на рис. 4.

Рисунок 4 – Подключение расширителя ввода–вывода

Рисунок 5 – Подключение 4-х расширителей ввода–вывода

Протокол интерфейса состоит в передаче через 4-разрядный канал Р2.0 – Р2.3 кода операции и данных обмена, которые однозначно связаны с четырьмя вышеуказанными командами. Управление обменом осуществляется с помощью сигнала PROG, срез которого синхронизирует передачу кода операции обмена, а фронт – данных обмена.

В операциях участвует младшая тетрада аккумулятора. При чтении портов старшая тетрада A сбрасывается. Система команд предусматривает выполнение периферийной операции логического AND и OR содержимого порта с состоянием младшей тетрады аккумулятора. Пользователь может по своему усмотрению интерпретировать эти команды и команды пересылки, внося новый смысл в их содержание. В отличие от цикла обращения к внешней памяти программ состояние младшей части порта Р2 после операций обмена с внешней системой ввода-вывода не восстанавливается. После чтения Р2.0 – Р2.3 будут находиться в режиме ввода, после записи Р2.0 – Р2.3 содержат данные, переданные в канал. В случае недостатка каналов ввода-вывода возможно подключение нескольких микросхем расширителя. Пример подключения 4 расширителей приведен на рис. 5.

Поскольку память программ у К1816ВЕ48 составляет 1 КБ и не покрывает всего пространства CSEG, оставшиеся 3 КБ можно реализовать подключением внешних микросхем (см. рис. 6).

Рисунок 6 – Подключение памяти программ

В состав интерфейса расширения памяти входят двунаправленная 8-разрядная мультиплексированная шина адреса/данных BUS, шина старшей части адреса Р2.0 – Р2.3, строб разрешения фиксации адреса ALE, строб чтения памяти программ PSEN. По срезу ALE передаваемая через шину BUS адресная информация должна запоминаться во внешнем адресном регистре. Три дополнительные БИС памяти емкостью по 1 КБ подключаются к шине BUS своими информационными выходами. Старшая тетрада адреса, выводимая через порт Р2, не нуждается в буферизации, так как она стабильна на протяжении всего цикла выборки. Два самых старших бита адреса заводятся на внешний дешифратор (стробируемый сигналом PSEN) для селекции требуемой БИС памяти программ. Данные считаются действительными на срезе стробов. Цикл внешнего обращения к памяти программ инициируется каждый раз, когда содержимое PC выходит за пределы допустимого размера резидентной части ПЗУ, а также при ЕА = 1. Возможность полного отключения внутреннего ПЗУ используется при его эмуляции и отладке МС.

На рис. 7 показана схема МК-системы, в состав которой включена дополнительная БИС ОЗУ емкостью 256 байт.

Рисунок 7 – Подключение к МС внешней памяти данных

Цикл обращения к внешней памяти данных является составной частью фазы исполнения команд:

MOVX A, @Ri; AXSEG(Ri), i = 0–l

MOVX @Ri, A; XSEG(Ri)A, i = 0–l

В операции расширения памяти данных задействован порт BUS. Сигналом ALE косвенный адрес, выводимый по шине BUS, фиксируется в буферном регистре RG. Сигналы WR и RD определяют режим работы БИС ОЗУ. Так как косвенный адрес имеет формат байта, то схема на 7 обеспечивает адресацию 256 ячеек ОЗУ в дополнение к 64 ячейкам резидентной памяти данных К1816ве48.

При необходимости дальнейшего наращивания объема внешнего ОЗУ можно программным способом реализовать механизм «перелистывания» страниц памяти через дополнительные линии порта Р2 подобно тому, как это сделано на рис. 6.

Можно также осуществить расширение системы прерываний. Запрос на прерывание может поступать от нескольких внешних устройств (ВУ). Если каждое из ВУ подключено к отдельному входу запроса на прерывание, проблемы определения источника прерываний не существует. Она возникает тогда, когда число ВУ превышает число входов запроса.

Рисунок 8 – Расширение прерываний методом поллинга

Программный способ расширения числа прерываний базируется на использовании главной программы обработки прерываний, которая при поступлении запроса производит последовательный программный опрос каждого ВУ до тех пор, пока не обнаружит устройство, пославшее запрос. Такой способ идентификации ВУ называют опросом или поллингом (Polling). Обычно он используется при объединении запросов от нескольких источников с помощью элемента «ИЛИ» и передаче их по одной линии на вход процессора (рис. 8). Главная программа обработки прерываний содержит стандартные подпрограммы проверки готовности каждого внешнего устройства к обмену данными по состоянию сигнала запроса, поступившего от него.

Каждому ВУ выделяется отдельная линия состояния, которая передаёт бит значения сигнала запроса. Когда по общей линии поступает сигнал запроса, процессор завершает цикл и начинает последовательно опрашивать линии состояния. При обнаружении сигнала запроса основная программа передает управление подпрограмме обслуживания ВУ. При одновременном запросе на прерывание от нескольких ВУ обслуживается устройство, которое опрашивается первым. Таким образом, приоритетность обслуживания определяется позицией устройства в списке опроса.

Поллинг подобен обычной проверке сигнала готовности ВУ, которая используется при программно-управляемом обмене данными. Процессор опрашивает каждый из источников прерываний, пока не обнаружит тот, который послал запрос. Преимущество использования поллинга в системах прерывания (по сравнению с системами без прерываний) состоит в том, что при наличии запроса один из входов всегда является активным. Поллинг целесообразно использовать при небольшом числе источников прерывания. Система прерываний с программным опросом, или поллинговая система прерываний, позволяет расширить число источников радиальной системы прерываний. Ее недостаток – задержка начала обслуживания ВУ, связанная с опросом.

.