Структура основной памяти

Как указано в /6/, основная память представляет собой такой вид памяти, к которой процессор может обращаться непосредственно (исключение составляет регистровая память самого процессора). Основную память образуют устройства с произвольным доступом, которые представляют собой массив ячеек; обращение к одной ячейке занимает одно и то же время и может производиться в произвольной последовательности. Каждая ячейка содержит фиксированное число запоминающих элементов и имеет уникальный адрес. Основная память включает в себя ОЗУ и ПЗУ.

Для запоминающего элемента любой полупроводниковой памяти характерны следующие свойства /2,6/:

1) два стабильных состояния, представляющие двоичные «0» и «1»;

2) в запоминающий элемент (хотя бы однажды) может быть произведена запись информации посредством перевода его в одно из двух возможных состояний;

3) для определения текущего состояния запоминающего элемента его содержимое может быть считано.

Упрощённая структурная схема модуля памяти при матричной организации представлена на рисунке 7.2.

Адрес ячейки, поступающий по шине адреса, разделяется на две составляющие: адрес строки и адрес столбца, которые запоминаются в соответствующих регистрах микросхемы. Регистры соединены каждый со своим дешифратором. Выходы дешифраторов образуют систему горизонтальных и вертикальных линий, к которым подсоединены запоминающие элементы куба памяти; при этом каждый запоминающий элемент расположен на пересечении одной горизонтальной и одной вертикальной линии.

Рисунок 7.2 – Структура модуля основной памяти

Запоминающие элементы, объединённые общим «горизонтальным» проводом, называют строкой. Запоминающие элементы, подключённые к общему «вертикальному» проводу, называют столбцом. Совокупность запоминающих элементов и логических схем, связанных с выбором строк и столбцов, называется ядром микросхемы памяти. Помимо ядра в модуле памяти имеется интерфейсная логика, обеспечивающая его взаимодействие с внешним миром. Количество запоминающих элементов, имеющих один и тот же адрес, называется ячейкой. Получив значения полуадресов из регистра адреса строки и регистра адреса столбца, дешифраторы адресов строки и столбца определяют положение ячейки для чтения или для записи данных, посылая сигналы по соответствующим выходам к строке и столбцу.

Информация для записи, поступающая по шине данных, сначала заносится во входной регистр данных, а затем – в выбранную ячейку. При выполнении операции чтения информация из ячейки до выдачи на шину данных предварительно помещается в выходной регистр данных. Роль входного и выходного регистров может выполнять один регистр.

Усилители считывания/ записи служат для электрического согласования сигналов на линиях данных и внутренних сигналов микросхемы памяти.

Управление операциями с основной памятью осуществляется контроллером памяти, который входит в состав центрального процессора либо реализуется в виде внешнего по отношению к памяти устройства. В последних типах микросхем памяти часть функций контроллера возлагается на саму микросхему. Контроллер памяти является синхронным устройством, срабатывающим исключительно по тактовым импульсам. В общем случае на каждую операцию с памятью требуется, как минимум, пять тактов.

Конструктивно модуль (микросхема) памяти представляет собой небольшую печатную плату, на которой установлены необходимые интегральные схемы. В настоящее время выделяют следующие типы модулей /1,2,6/:

1) SIMM (Single In-Line Memory Module) – модули с однорядным расположением выводов, в которых установлены асинхронные СБИС DRAM.

2) DIMM (Dual In-Line Memory Module) – модули с двухрядным расположением выводов, в которых могут быть установлены как асинхронные DRAM, так и синхронные DRAM (SDRAM – Synchronous DRAM).

3) RIMM (Rambus In-Line Memory Module) – модули, в которых установлены СБИС фирмы Rambus и используется интерфейс Rambus Channel.

В настоящее время среди быстродействующих СБИС DRAM доминируют SDRAM и DRDRAM (Direct Rambus DRAM) /1/.