2015-02-18
3092
Двоичный счетчик на микросхемах DD 1, DD 2 (K555ИЕ7) последовательно в цикле пробегает состояния с 0 по 255 (рис. 6.25), формируя на входах А i цифрового компаратора код развертки, повторяющийся с периодом Т = 256/ f, где f — частота генератора тактовых,
импульсов G. Цифровой компаратор выполнен на микросхемах DD 3, DD 4 (К555СП1). На входы B i цифрового компаратора подается восьмиразрядный код управляющего сигнала. Пропорционально этому коду меняется длительность импульсов, формируемых на выходе А< цифрового компаратора, в то время как их период неизменен и равен Т.
Принцип работы микросхемы цифрового компаратора К555СП1 состоит в следующем. Если число, код которого подан на входы А 1– А 8, больше числа, код которого подан на входы В 1– В 8, на выходе А> микросхемы появляется логическая 1, на выходах А= и А< — логические 0. Если код числа А меньше кода числа В, логическая 1 появляется на выходе А<, на выходах А= и А> — логические 0. Если коды, поданные на входы А и В, равны, микросхема передает на свои выходы сигналы со входов >, < и =, если на этих входах только одна логическая единица.
После реализации временной задержки RS -триггер сбрасывается в нулевое состояние, выключая реле. Таймер переходит в режим ожидания новой установки, сохраняя нулевое состояние счетчика. Диод VD 1 защищает выход триггера от перенапряжения, которое возникает при выключении реле К 1 (РЭС64А).
