Принцип действия базовой схемы ЭСЛ

Функционально схема ЭСЛ состоит из трех узлов (см. рисунок 3.13):

а) токового переключателя на транзисторах VT₁ ¸ VT₄ и резисторах R₁¸R₃. Содержит две ветви: входную ‑ на транзисторах VТ₁ ¸ VТ₃ (максимально может быть до 9 входов) и резисторе R₁ и опорную на VТ₄ и резисторе R₂. Транзисторы работают в ключевом режиме, а именно: открыт – активный режим, не входит в насыщенный, и заперт. Ветви имеют общее сопротивление R₃. Источник питания En и резистор R₃ образуют генератор тока, причем R3 >> R₁, R₂. Это дает постоянство эмиттерного тока;

б) источника опорного напряжения, включающего

б) источника опорного напряжения, включающего параметрический стабилизатор на элементах R₅, VD₁, VD₂, R₆ и эмиттерный повторитель на VT₅ и R₄. VD₁, VD₂ – обеспечивают температурную компенсацию U_оп;

в) выходных эмиттерных повторителей на транзисторах VT₆ и VT₇. Цепь нагрузок транзисторов VT₆ и VT₇ вынесена из ИС ЭСЛ, что способствует снижению рассеиваемой в ней мощности и расширению функциональных возможностей. Эмиттерные повторители на VT₆ и VT₇ также являются сдвигателями уровней, повторяют Uвх, но сдвигают его на 0,7 В для обеспечения входа и выхода низкого и высокого уровней.

Таким образом, эмиттерные повторители на VT₆ и VT₇ обеспечивают:

1) формирование выходных сигналов;

2) развязку между переключателями тока и нагрузкой;

3) высокую нагрузочную способность;

4) быстрый перезаряд емкости нагрузки за счет малого выходного сопротивления.

В схеме общей шиной является шина + Е_п, в результате чего потенциалы точек схемы отрицательны относительно общей шины. Однако в схеме ЭСЛ так же, как и в схемах ТТЛ, реализован принцип положительной логики, при которой большему выходному напряжению соответствует сигнал логической единицы, а меньшему – сигнал логического нуля.

Быстродействие токового переключателя высокое, так как транзисторы не входят в насыщение и, кроме того, мал логический перепад напряжений между значениями логического нуля и логической единицы. Это обеспечивается выбором малых значений сопротивлений резисторов R₁ и R₂ схемы, что крайне полезно с точки зрения уменьшения постоянной времени перезаряда выходной емкости транзистора.

Нетрудно заметить, что рассмотренная схема реализует по выходу y₁ операцию ИЛИ-НЕ, а по выходу у₂ – операцию ИЛИ

; .

Резисторы R_Б, включенные между базами транзисторов VТ₁ ¸ VТ₃ и – E_n, обеспечивают запертое состояние этих транзисторов при отсутствии входного сигнала. Это позволяет не беспокоиться о подключении неиспользуемых входов ИС к выводам источника питания. Условное обозначение ЭСЛ имеет вид (см. рисунок 3.13,б).

3.2.4 Логические элементы на полевых транзисторах

3.2.4.1 Логические элементы на МДП

Рассмотрим логические элементы НЕ, ИЛИ-НЕ, И-НЕ:

а) схема инвертора на МДП приведена на рисунке 3.14.

Транзистор VT₁ работает в ключевом режиме, VT₂ – всегда в активном. VT₂ является нелинейной нагрузкой.

При запертом VT₁ транзистор VT₂ ‑ в активном режиме, ближе к насыщению, при насыщенном VT₁ транзистор VT₂ – в активном, ближе к отсечке.

При подаче на вход х низкого уровня напряжения VT₁ запирается, VT₂ близок к насыщению, на выходе ключа высокий уровень напряжения. При подаче на вход х высокого уровня напряжения VT₁ отпирается, VT₂ близок к отсечке, на выходе ключа низкий уровень напряжения. Выполняется операция ;

б) в двухвходовой схеме ИЛИ-НЕ (см. рисунок 3.15) входные транзисторы VT₁ и VT₂ соединены параллельно. Если хотя бы на один из входов подан высокий уровень напряжения, соответствующий транзистор отпирается, и на выходе схемы будет низкий уровень. И только при подаче на все входы схемы низкого уровня транзисторы VT₁ и VT₂ запрутся, и на выходе появится высокий уровень. Выполняется операция ;

в) В двухвходовой схеме И-НЕ (см. рисунок 3.16) входные транзисторы VT₁ и VT₂ соединены последовательно. Если хотя бы на один из входов подан низкий уровень напряжения, соответствующий транзистор запирается, ток через входные транзисторы не течет, и на выходе схемы будет высокий уровень. И только при подаче на все входы схемы высокого уровня транзисторы VT₁ и VT₂ откроются, течет ток, и на выходе будет низкий уровень. Выполняется операция .

3.2.4.2 Логические элементы на КМДП

Основу микросхем КМДП составляет ключевой каскад на двух соединенных стоками МДП- транзисторах VT₁ и VT₂ (см. рисунок 3.17) с различными типами проводимости. Транзистор VT₁ имеет канал с проводимостью n -типа; VT₂ – канал с проводимостью р- типа. На соединенные вместе затворы подается входной сигнал x. Для КМДП принято, чтобы единица отображалась высоким уровнем, а ноль – низким.

Напряжение питания Е положительной полярности может составлять от 3 до 15 В. Напряжение низкого уровня для микросхем КМДП равно 0,001 В, а напряжение высокого уровня практически равно напряжению питания.

При подаче на вход напряжения высокого уровня транзистор VT₁ открывается, а транзистор VT₂ закрывается. На выходе устанавливается напряжение низкого уровня. При подаче на вход напряжения низкого уровня транзистор VT₁ закрыт, а транзистор VT₂ открыт. Напряжение источника питания через открытый транзистор VT₂ подается на выход каскада — это напряжение высокого уровня. Таким образом, данный ключевой каскад реализует логическую функцию НЕ.

Следует отметить одну важную особенность КМДП -ключа и интегральных микросхем на его основе — в статическом режиме потребляемая от источника питания мощность меньше на несколько порядков по сравнению с мощностью самых маломощных логических элементов ТТЛ и ТТЛШ. Это объясняется тем, что в статическом режиме один из транзисторов закрыт, и, следовательно, ток через ключ не проходит.

Схема логического элемента ИЛИ-НЕ на основе КМДП -ключа приведена на рисунке 3.18. Если на оба входа поданы сигналы низкого уровня, то транзисторы VT ₃ и VT ₄ будут открыты, так как имеют канал с проводимостью р-типа, а транзисторы VT ₁ и VT ₂ — закрыты, так как имеют канал с проводимостью n -типа. Таким образом, на выходе установится напряжение высокого уровня (логическая единица). При подаче напряжения высокого уровня хотя бы на один из входов соответствующий транзистор VT ₃ или VT ₄ закроется, т.е. ток через них не течет, а транзистор VT ₁ или VT ₂ соответственно откроется. На выходе установится напряжение низкого уровня (логический ноль). Видно, что данная схема реализует логическую функцию ИЛИ—НЕ.

Устройство базового элемента И—НЕ как бы обратно устройству элемента ИЛИ—НЕ: параллельно соединены транзисторы с каналами р -типа, а последовательно — с каналами п- типа (см. рисунок 3.19). Работа данной схемы абсолютно идентична работе элемента ИЛИ—НЕ с тем исключением, что напряжение низкого уровня на выходе устанавливается только при одновременной подаче на оба входа элемента напряжения высокого уровня, а во всех остальных случаях на выходе будет присутствовать напряжение высокого уровня. Действительно, при одновременной подаче на входы x ₁ и x ₂ напряжения высокого уровня транзисторы VT ₁ и VT ₂ открываются, а транзисторы VT ₃ и VT ₄ закрываются. На выходе устанавливается напряжение низкого уровня (логический ноль). При подаче хотя бы на один из входов напряжения низкого уровня один из параллельно включенных транзисторов VT ₃ или VT ₄ открывается, а соответствующий ему комплементарный транзистор (VT ₁ или VT ₂ ) закрывается. На выход в этом случае через соответствующий открытый транзистор передается напряжение источника питания. На выходе устанавливается напряжение высокого уровня (логическая единица).