Регістри зсуву

На рис. 2.23 зображено цифровий автомат, що складається з m послідовно з'єднаних D -тригерів, функції збудження яких мають вид

, , r = 2, 3, …, m. (2.1)

Рисунок 2.23 — Регістр зсуву

Зі співвідношення (2.1) випливає, що інформація, яка зберігається у деякому такті в тригері Q_r-1, передається в наступному такті в тригер Q_r, тобто відбувається зсув інформації від тригера до тригера. Такі автомати називаються регістрами зсуву. Їх використовують для зсуву m -розрядних чисел в одному напрямку (значення вхідного сигналу x, що відповідає деякому такту, з'являється на виході регістра зсуву Q_m через m тактів).

Якщо Q_m — старший розряд, то відбувається зсув убік або ліворуч старших розрядів. Якщо Q_m вважати молодшим розрядом, то відбувається зсув убік або праворуч молодших розрядів. Крім основного призначення (зсув чисел) регістри зсуву, використовують і для зсуву нечислової інформації (наприклад, у разі побудови з них лічильників).

На рис. 2.24 зображено 8-розрядний регістр зсуву, виконаний на мікросхемі К564ИР2, що є здвоєним 4-розрядний регістром зсуву. Асинхронні входи R ^' призначені для установлення регістра зсуву у стані «0». Даний регістр зсуву можна використовувати для перетворення послідовного коду на паралельний (зчитування в цьому випадку проводиться з восьми виходів регістра за допомогою схем І після введення в нього 8-розрядного коду).

Регістр зсуву можна виконати і з RS -тригерів. Дійсно, підставивши у функцію переходів (2.1) значення S=D і , одержимо функцію переходів Q⁺=D, тобто функції збудження S_r і R_r регістра зсуву, виконаного на
RS -тригерах, на підставі функції (2.1) можна подати у такому вигляді:

S₁=x, S_r=Q_r-1, , , r = 2, 3,..., m,

або S₁= x, S_r= Q_r-1, r = 2, 3,..., m, , r = 1, 2,..., m.

Рисунок 2.24 — Восьмирозрядний регістр зсуву,

виконаний на мікросхемі К564ИР2

Часто потрібні більш складні регістри зсуву: з паралельним синхронним записом інформації, реверсивні, реверсивні з паралельним синхронним записом інформації. Такі регістри називаються універсальними.

Мікросхема К155ИР1 – це 4-хрозрядний регістр зсуву із синхронним записом інформації (рис. 2.25), виконаний на основі чотирьох RS -тригерів. Функції збудження S_r і R_r цих тригерів мають вигляд:

,

, r = 2, 3, 4, (2.2)

a , де r = 1, 2, 3, 4.

Вхід D є входом послідовного введення інформації. Через H_r позначатимемо сигнал, який надходить на тактовий вхід r -го тригера навіть у тому випадку, якщо H_r не залежить від r. Залежно від внутрішньої структури тригерів впливати на них можуть сигнали dH_r або . У цьому випадку та

(2.3)

Рисунок 2.25— Регістр зсуву, з синхронним паралельним

записом К155ИР1

З цього співвідношення випливає, що на тригери можуть впливати сигнали dC₁, dC₂, і dV.

Через те що сигнал V входить у функції збудження (2.2), то його зміни не повинні впливати на тригери. З виразу (2.3) випливає, що для цього сигнал V має змінюватися тільки при значеннях C₁= С₂ = 0 або C₁= C₂ = 1. У цьому випадку

(2.4)

(тут, наприклад, множник VV* означає, що сигнал V не повинний змінюватися з 0 на 1 при dC₂ = 1).

З виразів (2.2) і (2.3) випливає, що при V = 0, функції збудження S₁=D, S_r=Q_r-1 та сигнал dH_r = dC₁, тобто схема працює як регістр зсуву за від’ємним перепадом (з 1 на 0) сигналу C₁, а при V = 1, функції збудження S_r = D_r і сигнал dH_r=dC₂, тобто схема працює в режимі синхронного запису в регістр значень сигналів D_r за від’ємним перепадом сигналу C₂. Якщо у формулі (2.4) взяти C₁ =C₂= C, то отримаємо, що сигнал dH_r = dC, тобто залежно від значення сигналу V буде вироблятися запис або зсув за від’ємним перепадом того самого сигналу С.

З виразів (2.2) і (2.3) випливає, що при V = С₂ функції збудження , і сигнал , тобто при C₁ = 0 відбувається запис інформації у регістр за від’ємним перепадом сигналу С₂, а при C₂ = 0 — зсув її за від’ємним перепадом сигналу C₁. На підставі формул (2.2) і (2.3) легко переконатися, що при V = C₁ можливий тільки запис інформації за від’ємним перепадом сигналу C₁ при значенні сигналу C₂ = 1.

Якщо в регістрі зсуву (див. рис. 2.23) змінити напрямок зсуву інформації, то функції збудження D -тригерів визначатимуться співвідношеннями

, r = 1, 2, …, m-1, . (2.5)

Якщо функції збудження (2.1) і (2.5) об'єднати в такий спосіб:

(2.6)

то одержимо реверсивний регістр зсуву (при V = 0 — зсув ліворуч, а при V = 1 — праворуч). На мікросхемах К155ИР1 можна виконати реверсивний регістр зсуву, якщо для зсуву праворуч використовувати входи D_r, призначені для паралельного синхронного запису інформації. Ця можливість випливає з порівняння співвідношень (2.2) і (2.6). На рис. 2.26 зображено 8-розрядний реверсивний регістр зсуву, виконаний на двох мікросхемах К155ИР1. Можливості рівнозбіжного запису в даному регістрі відсутня. Для зсуву ліворуч можна було б використовувати тактовий вхід C₁, а для зсуву праворуч — тактовий вхід C₂. З виходів z₁ і z₂ знімається послідовний код при зсуві праворуч і ліворуч.

Мікросхема К155ИР13 є 8-розрядним реверсивним регістром зсуву, з паралельним синхронним записом інформації (рис. 2.27), виконаний на основі RS -тригерів.

Рисунок 2.26 — Восьмирозрядний реверсивний регістр зсуву,
виконаний на двох мікросхемах К155ИР1

Рисунок 2.27 — Восьмикорозрядний реверсивний регістр

зсуву з синхронним паралельним записом К155ИР13

Функції збудження S_r і R_r цих тригерів описуються виразами:

(2.7)

де D_R і D_L — вхідні сигнали у разі послідовного введення інформації при зсувах ліворуч і праворуч. Імпульсний тактовий сигнал dH_r, що впливає на тригери, визначається співвідношенням

(2.8)

З цього співвідношення випливає, що сигнали V₁ і V₂, не повинні змінюватися при значенні сигналу C = 0, тому що вони входять у функції збудження (2.7), а зсув і запис інформації відбуваються за додатним перепадом (з 0 на 1) сигналу C при . З виразів (24.7) випливає, що при V₁ = 0 і V₂ =1 відбувається зсув інформації праворуч, при V₁ = 1 і V₂= 0 — ліворуч, а при V₁=V₂ =1 — запис інформації в регістр. Регістр має асинхронний потенційний вхід R' для встановлення нульового стану регістра.

2.4.2 Лічильники за mod M

Будь-який лічильник можна виконати у вигляді синхронного, асинхронного потенційного або асинхронного імпульсного автомата. Асинхронні потенційні лічильники через їхню складність використовувати недоцільно. Асинхронні імпульсні лічильники можна виконати із синхронних лічильників за допомогою деяких перетворень. Розглянемо в основному синхронні лічильники та лічильники змішаного типу (синхронні лічильники з асинхронним потенційним установленням деякого внутрішнього стану).

Синхронним лічильником за mod M називають цифровий синхронний автомат без входів, що має М різних внутрішніх станів, які циклічно змінюються під впливом змін тактового сигналу H з 1 на 0 (чи з 0 на 1). На відміну від реверсивних лічильників і лічильників зі змінним коефіцієнтом перерахування лічильники за mod M не мають вхідних сигналів х, якікерують переходами між внутрішніми станами.

Один із M внутрішніх станів лічильника вибирають як початковий. Оскільки внутрішні стани лічильника змінюються циклічно, то після М змін тактового сигналу з 1 на 0 (або з 0 на 1) лічильник повертається в початковий стан, що свідчить про його переповнення. Якщо лічильник перебував в початковому стані і тактовий сигнал H змінився N раз, то при N > M за кінцевим станом лічильника можна визначити лише залишок від розподілу числа N на М, тобто рахунок здійснюють за модулем М. Число М називають коефіцієнтом перерахування лічильника. Найпростішим є лічильник за mod 2, що становить собою T -тригер при . Дійсно, при Т = 1 наступний стан тригера ,а при dH = 1 стан , тобто стан тригера 0 і 1 циклічно змінюється при кожній зміні тактового сигналу Н з 1 на 0. Граф переходів лічильника за mod 2 зображено на рис. 2.28, а.

На рис. 2.6, б наведено граф переходів лічильника за mod 7, внутрішні стани якого позначені цифрами від 1 до 2. Для одержання семи різних внутрішніх станів потрібно використовувати не менше ніж три тригери.

Спосіб кодування внутрішніх станів лічильника може бути довільним (важливо тільки, щоб усі внутрішні стани були різні). У загальному випадку від обраного способу кодування внутрішніх станів автомата залежить його складність. Закодуємо внутрішні стани лічильника значеннями вихідних сигналів трьох тригерів Q₁, Q₂ і Q₃ так, як показано на рис. 2.28.

а) mod 2; б) mod 7

Рисунок 2.28 — Графи переходів лічильників за mod 2 та mod 7

На підставі рис. 2.28 можна укласти таблицю істинності (табл. 2.16) і діаграми Вейча для функцій Q₃⁺, Q₂⁺, Q₁⁺ (рис. 2.29). Для синтезу лічильників, як і будь-яких цифрових автоматів, можна використовувати тригери типів: D, T та JK. Складність автомата в загальному випадку залежить від використаних типів тригерів. Слід мати на увазі, що в одному автоматі можна використовувати тригери різних типів. Зробимо синтез лічильника за mod 7 із тригерів типів D, Т та JK. Для цього потрібно знайти їх функції збудження D_r, Т_r, J_r і К_r (r = 1, 2, 3).

Рисунок 2.29 — Граф переходів лічильника за mod 7

Таблиця 2.16 — Таблиця істинності лічильника за mod 7

i	Q3	Q2	Q1	Q3+	Q2+	Q1+

З функції переходів D -тригера (2.7) випливає, що функції збудження

, (2.9.)

тому функції збудження тригерів лічильника за mod 7 знаходять за діаграмами Вейча, зображених на рис. 2.30:

Рисунок 2.30 — Діаграма Вейча для функції переходів лічильника за mod 7

З функції переходів T -тригера і властивостей операції «сума за модулем два» випливає, що функції збудження , тобто

(2.10).

За цим співвідношенням заповнюються діаграми Вейча для функцій збудження T₁, T₂ і T₃ (рис. 2.31) — у половину діаграми Вейча, позначену Q_r, заносяться значення , а в іншу половину — значення Q_r⁺ з діаграм Вейча для функцій Q_r⁺ (див. рис. 2.30).

Рисунок 2.31 — Синтез лічильника за mod 7 на тригерах типу Т

З рис. 2.31 випливає, що функції збудження T- тригерів лічильника за mod7

.

З функції переходів JK -тригера випливає, що ^__ логічне рівняння з двома невідомими J_r і K_r , які потрібно розв’язати щодо цих невідомих. Через те що для функцій збудження J_r і К_r необхідно складати тільки діаграми Вейча, то для функцій Q_r⁺, можна скористатися наступним методом. Нехай Q_r = 0, тоді З останнього рівняння випливає, що J_r = Q_r⁺, a K_r = Ф — довільні значення. Нехай тепер Q_r = 1, тоді З цього рівняння випливає, що J_r = Ф, а

Об'єднавши обидва розв`язки при Q_r = 0 і Q_r = 1, отримаємо

Дійсно, з даних виражень випливає, що

(2.11)

Діаграми Вейча для функцій збудження J_r і K_r (рис. 2.10) заповнюють за аналогією із заповненням діаграм Вейча для функцій збудження Т_r.

З рис. 2.32 випливає, що функції збудження JK -тригерів лічильника за mod 7:

Побудуємо принципову схему лічильника за функціями збудження D₁, D₂ і T₃. Для цього перетворимо функцію збудження D₁ до вигляду: Якщо замість прямого входу D використати інверсний вхід, то виходи тригера Q і поміняються місцями.

Рисунок 2.32 — Синтез лічильника за mod 7 на тригерах типу JK

На рис. 2.33 зображено принципову схему лічильника за mod 7, виконану на мікросхемах серії K155 відповідно до отриманих функцій збудження , D₂ і Т (якщо на вхід елемента серії K155 не надходить ніякого сигналу, то це еквівалентно надходженню на цей вхід сигналу 1). Слід мати на увазі, що при зміні функції збудження D на асинхронні потенційні входи R' і S' також поміняються місцями.

Рисунок 2.33 — Схема лічильника за mod 7 на тригерах типів D та Т

Побудуємо принципову схему лічильника за mod 7, використовуючи функції збудження J₁, K₁, D₂, J₃ і К₃ на мікросхемах серії К155 (рис. 2.34). Так як JK -тригери спрацьовують при значенні сигналу dH = 1, а D -тригер — при значенні сигналу то моменти спрацьовування тригерів необхідно погоджувати за допомогою логічного елементу НЕ.

Рисунок 2.34 — Схема лічильника за mod 7 на тригерах типів D та JK

Під час проектування цифрових пристроїв особливе значення мають двійкові та двійково-десяткові лічильники, кодування внутрішніх станів яких виконано за допомогою двійкових і двійково- десяткових чисел. Двійковий лічильник, побудований з т тригерів, має 2 ^m внутрішніх станів, тобто є лічильником по mod 2 ^m. Кодування внутрішніх станів двійково- десяткових лічильників виконується кодом 8—4—2—1, тобто ці лічильники синтезуються з чотирьох тригерів і є лічильниками за mod 10.

На рис. 2.35 наведено граф переходів двійкового лічильника за mod 2³. Зробимо синтез цього лічильника на Т- тригерах. Уклавши за графом переходів таблицю істинності (табл. 2.17), а потім діаграми Вейча для функцій Q_r⁺ і Т_r (рис.2.36), можна одержати

T₁ = 1, T₂ = Q₁, T₃ = Q₁Q₂. (2.12)

Рисунок 2.35 — Граф переходів двійкового лічильника за mod 8

Якщо зробити синтез лічильника за mod 2 ⁴,то функції збудження T- тригерів матимуть вигляд:

T₁ = 1, T₂ = Q₁, T₃ = Q₁Q₂, T₄ = Q ₁ Q₂ Q₃ . (2.13)

Порівнявши вирази (2.12) і (2.13), можна зазначити, що функції збудження перших трьох тригерів не змінилися.

Таблиця 2.17 — Таблицю істинності двійкового лічильника за mod 8

i	Q3	Q2	Q1	Q3+	Q2+	Q1+

Рисунок 2.36 — Синтез двійкового лічильника за mod 8 на тригерах типу Т

З цього можна дійти висновку, що функції збудження лічильника за mod 2^m повинні описуються виразами

(2.14)

Відповідно до цих функцій збудження, виконаний 6-розрядний двійковий лічильник на мікросхемі К155ИЕ8.

Вираження (2.14) можна надати вигляду

(2.15)

Схема двійкового лічильника, що відповідає цим функціям збудження, значно простіша, ніж схема лічильника, що відповідає функціям збудження (2.14), однак швидкодія менше через послідовне вмикання логічного елемента І (максимально допустиме значення частоти тактового сигналу Н буде менше).

На рис. 2.37 показано частину двійкового лічильника, виконану до функцій збудження (2.15).

Рисунок 2.37 — Схема двійкового лічильника за mod 2^m

На рис. 2.38 наведено граф переходів двійково– десяткового лічильника за mod 10. Якщо за цим графом переходів зробити синтез синхронного лічильника на тригерах типів JК та Т, то можна одержати

(2.16)

Рисунок 2.38 — Граф переходів двійково- десяткового лічильника

За отриманими функціями збудження можна побудувати принципові схеми двійково- десяткових лічильників. На рис. 2.39 зображено схему такого лічильника, виконана на JK -тригерах (мікросхеми K155ТВ1; входи що не використовуються, не зображені).

Рисунок 2.39 — Схема двійково- десяткового лічильника

Звичайно лічильники за mod M виконують так, що в них є тригер (або ЛЕ), вихідний сигнал якого змінюється з 1 на 0 (або з 0 на 1) тільки в момент повернення лічильника в початковий (нульовий) стан. Цей сигнал свідчить про переповнення лічильника при надходженні на його вхід М імпульсів (dH =1) і може бути використаний як вхідний сигнал іншого лічильника. Лічильники за mod M_j (j = 1, 2,..., k) можна з'єднувати послідовно (рис. 2.40) для одержання лічильників за mod (M₁ M₂ … M_k). Якщо послідовно з'єднати т лічильників за mod 2, то вийде двійковий лічильник за mod 2^m. У такий спосіб виконаний лічильник за mod 2³ на мікросхемі K155ИЕ5 (у цій мікросхемі є ще лічильник за mod 2, що дає змогу одержати лічильник за mod 2⁴). Ця мікросхема — 4-розрядний двійковий лічильник, виконаний на двоступінчастих JК - тригерах (рис. 2.41). Лічильник має два рахункових входи С1, С2 і два входи установлення нуля R01, R02. Вхід Q1 внутрішньо не з'єднаний з іншими тригерами схеми. Це дає можливість використовувати схему в двох незалежних режимах роботи:

– як 4-розрядний двійковий лічильник, коли вхідні лічильні імпульси надходять на вхід С1. Виводи здійснюють операцію розподілу на 2, 4, 8 і 16;

– як 3-розрядний двійковий лічильник, коли вхідні лічильні імпульси надходять на вхід С2. Перший тригер, не з'єднаний з іншими тригерами схеми, можна використовувати як елемент для функції розподілу на два. Встановлювальні входи мікросхеми забезпечують припинення лічення і повертають усі чотири тригери в стан низького рівня, якщо на входи R01 та R02 одночасно надходить високий рівень напруги. При операції лічення на одному з входів установки R01 або R02 має бути потенціал низького рівня.

Рисунок 2.40 — Структурна схема асинхронного лічильника

Рисунок 2.41 — Умовне позначення лічильника К155ИЕ5

Хоча кожний з лічильників за mod M_j є синхронним, однак лічильник за mod (M₁ M₂ … M_k) буде вже асинхронним, тому що відсутній єдиний тактовий сигнал для всього лічильника (у кожному лічильнику за mod M_j використовується свій тактовий сигнал H_j ). Недоліком таких лічильників є їх послідовне спрацьовування, що спричиняє запізнювання спрацьовування останнього лічильника щодо тактового сигналу першого.

Мікросхема K155ИЕ2 (рис. 2.42) містить лічильник за mod 2 і лічильник за mod 5, послідовне з'єднання яких (пунктир на рис. 2.42) дає двійково- десятковий лічильник (код 8-4-2-1). Лічильник за mod 5 виконаний у виді асинхронного імпульсного лічильника. Лічильник має асинхронні потенційні входи R' і S’ ₉ для встановлення стану «0» (0000) і «9» (1001).

Рисунок 2.42 — Двійково - десятковий лічильник,
виконаний на мікросхемі К155ИЕ2

На рис. 2.43 зображено часові діаграми вихідних сигналів лічильника за mod 10.

Рисунок 2.43 — Часові діаграми двійково - десяткового лічильника

Використовуючи асинхронні входи R' і S'₉, на основі мікросхеми K155ИЕ2 можна зробити лічильники за mod М, де М < 10. На рис. 2.44 показано лічильник за mod 7, робота якого пояснюється графом переходів (рис. 2.45) та часовими діаграмами (рис. 2.24). Як тільки лічильник установиться в стан «6» (0110), на виходах Q₂ і Q₃ з'являться значення сигналів 1, що по входах S'₉ переведуть лічильник у стан «9» (1001) — пунктир на рис. 2.46. Тривалість перебування лічильника в стані «6» визначається швидкодією тригерів Q₂ і Q₃, що на входах S'₉ установлюються в стан 0.

Рисунок 2.44 — Лічильник за mod 7 з асинхронними потенційними
зворотними зв'язками

Рисунок 2.45 — Граф переходів лічильника за mod 7 з асинхронними
потенційними зворотними зв'язками

Рисунок 2.46 — Часові діаграми лічильника за mod7
з асинхронними потенційними зворотними зв’язками

Недоліком цього способу побудови лічильників є критичність їхньої роботи — у разі великого розкиду часу спрацьовування тригерів деякі з них можуть не встановитися в необхідний стан. Якщо зворотні зв'язки (див. рис. 2.22) завести на входи R', а не на S¢₉, то вийде лічильник за mod 6. Аналогічно можливо одержати й інші коефіцієнти перерахування.

Мікросхема К564ИЕ10 є здвоєним лічильником за mod 16, у якому тригери спрацьовують по сигналу (якщо С₂ =1, то лічильник запускається додатними перепадами сигналу С₁, а якщо C₁ =0, то від’ємними перепадами сигналу C₂ ).

На рис. 2.47 зображено лічильник за mod 10², виконаний на основі цієї мікросхеми з використанням асинхронного встановлення лічильника в нульовий стан на вході R'.

Рисунок 2.47 — Лічильник за mod 10²

Надійність роботи даного лічильника досить висока, тому що ЛЕ І - НЕ та НЕ вносять запізнювання в коло асинхронного зворотного зв'язку.

Лічильник К176ИЕ2 (рис. 2.48) може працювати і як двійковий, і як десятковий. Він має п'ять двійкових входів і один десятковий. По входах D1-D4 у нього можна записати попередні дані. На вхід R лічильника надходить сигнал асинхронного скидання, а на С - тактова частота. Якщо на вході є високий рівень, то лічильник працює як двійковий, якщо низький – як десятковий і на виводі f/10 виникають імпульси з частотою f/10. Високий рівень на вході EC дозволяє лічення.

Мікросхеми К176ИЕЗ і К176ИЕ4 (рис. 2.48) - це лічильники відповідно за mod 6 (або за mod 2) та mod 10 з дешифратором для семисегментного індикатора. На вхід C надходить тактова частота, на R - асинхронний сигнал скидання з активним високим рівнем. На вхід G надходить імпульсна послідовність з частотою 32 або 64 кГц, необхідна для роботи електролюмінісцентних або рідинно-кристалічних індикаторів.

Мікросхема K155ИЕ4 є лічильник – дільником на 12 (для побудови дільника на 12 потрібно замкнути виводи 2 і 6). Якщо хоча б на одному з входів R0 або &R0 є високий рівень, відбувається лічення.

Рисунок 2.48 — Умовні позначення лічильників

Мікросхема K176ИЕ5 - це лічильник – генератор секундних імпульсів. Безпосередньо до виводів T і підключається кварцовий резонатор на 32 768 Гц або 16 384 Гц, або надходить частота із зовнішнього генератора імпульсів. При цьому на буферних виходах A і є присутнім сформована і посилена послідовність, а на виходах 1, 4 та 5 тактова частота розділена відповідно на 2⁸, 2¹⁴, 2¹⁵. Для того щоб сигнал надійшов на вихідний дільник необхідно подати його з виводу 1 на вивід 2 мікросхеми. На вхід R подають асинхронний сигнал скидання з активним високим рівнем.

Мікросхема К564ИЕ9 містить лічильник за mod 8 і повний дешифратор із прямими виходами.