Расчет быстродействия и потребляемой мощности

РАЗРАБОТКА И ОПИСАНИЕ ПРИНЦИПИАЛЬНОЙ ЭЛЕКТРИЧЕСКОЙ СХЕМЫ

Принципиальная электрическая схема устройства состоит из двух регистров на микросхемах IN74AC175, одного триггера и счетчика, построенных на микросхемах IN74AC193 и IN74HCT74 соответственно, и сумматора –561ИМ1 Регистр, обозначенный на принципиальной схеме как DD2, служит для ввода слагаемых, другой, обозначенный как DD5, необходим для хранения результата суммирования.

Триггер DD6 необходим для хранения сигнала переноса, поступающего с выхода сумматора С _n+1 (вход установки и вход сброса необходимо соединить и подать туда низкий уровень напряжения).

Счетчик, на схеме обозначенный как DD1, выполняет туже функцию, что и регистр DD2.

Сумматор предназначен для суммирования четырехразрядных двоичных чисел.

Входы синхронизации таких микросхем, как счетчика, регистров и триггера соединяются. На вход С счетчика и входного регистра (DD2) необходимо падать сигнал по отрицательному перепаду, а на вход С триггера и выходного регистра (DD5) – сигнал по положительному перепаду.

Подадим на входы а0 … а3 микросхемы DD1 четырехразрядное слово1110, а на входы микросхемы DD2 –0101.. Ввод слагаемых происходит при поступлении отрицательного перепада сигнала синхронизации.

Уровни этих сигналов поступают на входы сумматора, где выполняется их сложение.

В сумматоре происходит суммирование числа на входах а0 … а3 1110 с числом на входах b0 … b3 0101. После суммирования на выходах суммы s0 … s3 получили четырехразрядное число 0011.

После суммирования появится перенос, который с выхода сумматора C_n+1 поступает на вход триггера и записывается в него по положительному перепаду сигнала синхронизации. Результат суммирования записывается в регистр DD6 также по положительному перепаду сигнала синхронизации.

Полная принципиальная электрическая схема устройства представлена на листе 1.

РАСЧЕТ БЫСТРОДЕЙСТВИЯ И ПОТРЕБЛЯЕМОЙ МОЩНОСТИ

Рассчитаем быстродействие и потребляемую мощность устройства суммирования двоичных чисел. Для расчета быстродействия необходимо определить минимальный период и максимальную частоту тактовых импульсов. Для определения минимального периода необходимо просуммировать среднее время задержки распространения сигнала во всех узлах устройства, которые работают последовательно. Если устройства соединены параллельно, то они сравниваются и выбирается наибольшее время задержки.

Среднее время задержки находится по формуле:

t_{зд.р.ср.=} (6)

где – время задержки распространения сигнала от входа к выходу логического элемента при включении, нс;

– время задержки распространения сигнала от входа к выходу логического элемента при выключении, нс.

Рассчитаем среднее время задержки счетчика, так как оно одинаковое по сравнению с регистром.

t _{зд.р.ср.}=8,5 нс;

Определим среднее время задержки для инвертора.

t _зд.р.ср=8,5 нс;

Найдем время задержки для триггера, так как у него больше время задержки, чем у регистра.

t _зд.р.ср=14 нс;

Определим среднее время задержки для сумматора построенного на элементах 561ИМ1.

t _зд.р.ср=300 нс;

Теперь рассчитаем среднее время задержки для всего устройства.

t _{зд.р.ср.общ.}=8,5нс+8.5нс+300нс+14нс=331нс;

Полученное время задержки умножим на коэффициент, равный 1,2 для учета скважности тактовых импульсов.

t _{зд.р.ср.общ.}= 54нс* 1,2=397,2нс;

Частоту тактовых импульсов определим по формуле.

(7)

f= 0,0025176*10⁹=2,51МГц;

Для того, чтобы рассчитать среднюю потребляемую мощность необходимо определить потребляемую мощность каждого элемента, а затем проссумировать полученные результаты.

P_{пот. ср.} =U_и.п.* I_пот. , (8)

где U_и.п. - напряжение источника питания и для микросхем логики КМОП U_и.п =5В±5%;

I_пот. - средняя потребляемая мощность, мА.

P_{пот. ср.} (IN74AC193)= 4×10^–3*5= 20×10^–3мВт;

P_{пот. ср.} (IN74AC175)= 2*4×10^–3*5= 40×10^–3мВт;

P_{пот. ср.} (IN74HCT74)= 1×10^–3*5= 5×10^–3мВт;

P_{пот. ср.} (IN74AC00)= 4×10^–3*5= 20×10^–3мВт;

P_{пот. ср.} (561ИМ1)= 0.01*5= 0.05мВт;

Рассчитаем общую потребляемую мощность:

P_{пот. ср.общ}=(20+40+5+20) ×10^–3 +0,05=0,135 мВТ.