RISC архитектуры. Конвейерная обработка инструкций

RISC: небольшое число инструкций, большое число сверхбыстрых GPR (32 и более). Практически все инструкции выполняются за один машинный такт. Простота ассемблера. Обеспечивает возможность конвейерной обработки.

Конвейерная обработка (Pipelining) является одним из путей повышения быстродействия.

Диаграмма исполнения инструкций для архитектуры Фон Неймана:

Pipelining: можно выделить 4 основных этапа исполнения инструкций:

1) Fetch stage – извлечение и декодирование.

2) Read stage – чтение операндов.

3) Execute stage – исполнение.

4) Write stage – запись результата.

Если все стадии равновелики по времени исполнения, то возможна конвейерная организация:

Конвейеризация: для каждой конвейерной стадии предусмотрен свой
аппаратный блок вычислительного ядра:

1) Fetch: Code Memory, IR register.

2) Read: Instruction Decoder, GPR.

3) Execute: ALU.

4) Write: Data Memory/GPR.