2015-06-26
227Отчет к лабораторной работе № 7.
Цель работы: знакомство с работой параллельных и последовательных регистров.
В работе изучили принцип действия 4-разрядного параллельного двухбуферного регистра сдвига влево и вправо.
Порядок выполнения работы.
Последовательные регистры.
1. В графическом редакторе открыли проект, отображающий последовательные четырехразрядные регистры, сдвигающие информацию влево и вправо. Синхровход у регистров общий. Информационные входы каждого регистра подключили к общему источнику. Входы CLRN – на общий вход (input).
2. Открыли редактор временных диаграмм. Подали '1' на сброс, изобразили диаграммы при интервалах синхроимпульса – 20нс, интервал данных – 50нс с начальным уровнем '1', причем второй импульс (от 100 до 150нс) списали в '0' (используя третью икону вертикального меню). Выходы расположили в порядке возрастания разрядов. Зарисовать полученные диаграммы, записали задержки. Выполнили те же действия, но при этом установили на входе сброса '0' во временном интервале от 250 до 270нс (при помощи той же третьей иконы).
3. Создали новый проект для 4-разрядного параллельного двухбуферного регистра. В редакторе VHDL записали программу, описывающую функционирование регистра.
4. Текст программы:
library ieee;
use ieee.std_logic_1164.all;
entity reg is
port(
data_i: in std_logic_vector(3 downto 0);
clk_i: in std_logic;
ena: in std_logic;
ctrl: in std_logic;
data_out: out std_logic_vector(3 downto 0)
);
end reg;
architecture arch of reg is
signal regist: std_logic_vector(3 downto 0);
begin
process(clk_i)
begin
if(rising_edge(clk_i)) then
if(ena = '1') then
regist <= data_i;
end if;
end if;
end process;
data_out <= regist when ctrl='1' else "ZZZZ";
end arch;
5. Построили диаграмму работы устройства при следующих параметрах: синхронизация – 20нс; данные – D0,D2 – 35нс, D1,D3 – 50нс; ena – 170нс; ctrl – 200нс.
6. Создали библиотечный модуль устройства.
