Сопоставление ПЛМ (ПМЛ) и ПЗУ

Некоторые авторы считают ПЛМ (ПМЛ) разновидностью ПЗУ, исходя из того, что ПЗУ тоже можно обобщенно представить в виде двух матриц и тоже можно использовать для аппаратной реализации систем логических уравнений.

Однако в ПЗУ дешифратор DC (матрица «И») полный и имеет n входов и 2ⁿ выходов, а величины n, 2ⁿ являются наиболее критичными с точки зрения увеличения разрядности адреса (ранга реализуемых коньюнкций r). Ранг реализуемых коньюнкций в ПЗУ постоянно остается равным r = n, в связи с чем реализуемая система логических уравнений должна быть предварительно представлена в СДНФ. Вместе с тем, на практике очень часто приходится иметь дело с синтезом комбинационных схем, описываемых логическими уравнениями, представленными в ДНФ и состоящими из небольшого количество различных конъюнкций <<2ⁿ. Причем ранг r некоторых из них может значительно превышать n (r>>n). Использование ПЗУ в этом случае становится не рациональным из-за высоких затрат оборудования при незначительном проценте его использования. В микросхемах ПЛМ (МПЛ) при сопоставимом с ПЗУ количестве входов S~n и количестве выходов t_плм~t_пзу количество реализуемых конъюнкций q в матрице “И” значительно меньше чем 2ⁿ q<<2ⁿ, т.к. матрица элементов “И” неполная. Кроме того, программируемость матрицы «И» в ПЛМ (ПМЛ) обеспечивает возможность реализации системы логических уравнений, представленных в ДНФ включая скобочные формы. В ПЗУ программируется только накопитель (матрица “ИЛИ”) при этом и матрица “И” (2ⁿ коньюнкций) и накопитель (матрица «ИЛИ») всегда полные, следствием чего и является значительная избыточность. В итоге при некоторой внешней схожести с ПЗУ структура ПЛМ несомненно лучше адаптирована к синтезу комбинационных схем, описываемых системой логических уравнений, и позволяет получить менее затратные варианты аппаратной реализации.