Последовательностные схемы

В последовательностных схемах, в отличие от комбинационных, значения выходных переменных зависят не только от текущих значений входных переменных, но и от их предшествующей последовательности. Иначе говоря, последовательностные схемы обладают памятью. Принято говорить, что состояние схемы определяется содержимым памяти. В общем виде последовательностная схема (рис. 4.19) представляет собой сочетание комбинационной схемы КС и памяти П; такое сочетание называют также автоматом. На вход КС поступают вектор входных переменных X и вектор состояния Z_{k -1} (содержимое памяти, записанное в предыдущем k -1-м такте). КС формирует два вектора: вектор выходных переменных Y и вектор состояния Z_k (информация, заносимая в память в текущем k -м такте). Автомат, показанный на рис. 4.19, называется синхронным, поскольку изменение состояния и выходной информации происходит по тактовым сигналам.

Память строится на основе триггеров.

Триггером называется устройство, имеющее два устойчивых состояния. Переход из состояния в состояние происходит лавинообразно вследствие сильной ПОС. Простейший триггер может быть построен на основе любых двух инвертирующих усилителей, охваченных перекрестными обратными связями, т.е. выход каждого усилителя соединен со входом другого. На рис. 4.20, а приведена схема симметричного триггера на транзисторах n - p - n -типа. В устойчивом состоянии один из транзисторов (например, VT1) заперт, другой (VT2) насыщен. Для перехода в другое устойчивое состояние необходимо подать отпирающее напряжение на базу транзистора VT1. В результате открывания VT1 уменьшается напряжение на его коллекторе, вследствие чего уменьшается базовый ток транзистора VT2,который при этом выходит из режима насыщения, и на его коллекторе напряжение возрастает. Это

вызывает дальнейшее отпирание транзистора VT1. Аналогично протекают процессы переключения, если подать запирающее напряжение на базу транзистора VT2.

В современной электронике триггеры выполняют на базе логических элементов, например, И-НЕ (рис. 4.20, б). Эта схема также симметрична, ее входы и выходы равноправны. Для различения один из выходов условно назван прямым и обозначен Q, другой – инверсным (). Уровни сигналов на выходах всегда противоположны. Состояние триггера определяется сигналом на его прямом выходе.

В режиме хранения информации на оба входа триггера по рис. 4.20, б должен быть подан уровень логической единицы. Пусть триггер находится в состоянии 0. Для установки состояния 1 необходимо подать сигнал В результате на выходе Q установится логическая 1, вследствие этого на выходе установится логический 0, который, поступая на второй вход верхнего по схеме ЛЭ, поддерживает в дальнейшем значение . Таким образом, минимальная длительность сигнала записи равна удвоенному времени задержки одного ЛЭ. Обозначение сигнала происходит от слова Set – установка, а символ отрицания указывает на то, что активным (производящим действие) является уровень логического 0. Такие управляющие входы называются инверсными. Аналогично перевод триггера в состояние 0 производится кратковременной подачей уровня 0 на вход (от Reset – сброс). Комбинация считается запрещенной, так как после перехода в режим хранения возникает неопределенность: какой из входных сигналов быстрее изменит состояние из 0 в 1. Эта ситуация называется в цифровой схемотехнике гонками или состязанием.

Триггер может быть выполнен и на базе ЛЭ ИЛИ-НЕ, которые включаются по той же схеме рис. 4.20, б. Разница лишь в том, что для триггера на элементах ИЛИ-НЕ в режиме хранения на оба входа подается логический 0, а для записи – логическая 1, т. е. управляющие входы являются прямыми.

Рассмотренный тип триггера называется RS -триггером. Он является асинхронным триггером, поскольку изменение его состояния происходит непосредственно в момент прихода информационных сигналов на входы. Условное обозначение асинхронного RS -триггера с прямыми входами показано на рис. 4.20, в.

Синхронные триггеры имеют дополнительный вход синхронизации (тактовый вход) С для подачи сигнала, разрешающего изменение состояния триггера. Наиболее широко применяются синхронные D -триггеры и JK -триггеры.

D -триггер при разрешающем сигнале на тактовом входе устанавливается в состояние, соответствующее логическому уровню на входе D. Его работа описывается уравнением Q_n = D_{n- 1}. На рис. 4.21, а показан вариант выполнения D -триггера на элементах И-НЕ, на рис. 4.21, б – его условное обозначение.

Вход синхронизации в варианте D -триггера, представленном на рис. 4.21, а, называется потенциальным: запись разрешена все время, пока на вход С подан потенциал логической единицы. Для создания счетных схем используются триггеры с динамическим входом синхронизации (динамические триггеры): изменение состояния происходит в момент скачка сигнала на тактовом входе 0®1 или 1®0. На схемах динамический вход синхронизации обозначается указателем в виде стрелки или косой линии (рис. 4.21, в).

Важнейшей особенностью динамического D -триггера является его способность работать в режиме счета. Для установки режима счета необходимо соединить инверсный выход с входом D и подать последовательность импульсов на вход С. Тогда каждый импульс вызовет переход триггера в противоположное состояние (рис. 4.22). Как видно из временных диаграмм, триггер при таком включении является делителем частоты на два. Триггер в режиме счета называют также Т -триггером.

JK -триггеры (рис. 4.23) имеют два управляющих входа J и K, которые задают режим переключения при поступлении тактового сигнала согласно табл. 4.11.

		Таблица 4.11
J	K	Режим
		Хранение
		Запись 0
		Запись 1
		Режим счета

В состав развитых серий цифровых микросхем входит большое число триггеров, отличающихся видом тактового сигнала, наличием или отсутствием инверсных выходов, наличием нескольких логически связанных входов управления. На рис. 4.24 показаны типичные примеры ТТЛ-триггеров: КР1533ТР2 – четыре RS -триггера (рис. 4.24, а); КР1533ТМ2 – два D -триггера с динамическим входом синхронизации и входами R и S, приоритетными перед входами С и D (рис. 4.24, б); КР1533ТМ7 – четыре D -триггера с потенциальным входом синхронизации (рис. 4.24, в); КР1533ТВ9 – два JK -триггера (рис. 4.24, г). Подобные модификации есть и в КМОП-сериях.

На основе триггеров выполняются типовые последовательностные узлы: регистры и счетчики.

Регистры предназначены для хранения многоразрядных двоичных чисел. Различают параллельные регистры (регистры хранения) и последовательные регистры (регистры сдвига).

Параллельные регистры могут выполняться на базе D - или JK -триггеров. Схема простейшего четырехразрядного параллельного регистра и его условное графическое обозначение приведены на рис. 4.25. Подобным образом выполнены интегральные регистры КР1533ИР33, КР1561ИР14.

Регистры сдвига чаще всего выполняются на D -триггерах. С их помощью можно изменять положение цифрового слова в разрядах регистра путем сдвига его при каждом тактовом импульсе на один разряд влево или вправо.

Если в регистре записанная информация может сдвигаться только в одном направлении, то его называют однонаправленным. Схема простейшего однонаправленного регистра сдвига и его условное графическое обозначение приведены на рис. 4.26. Подобным образом устроены регистры КР1533ИР8, К561ИР2. Более сложную структуру имеют реверсивные регистры, в которых возможен сдвиг в обоих направлениях.

Набор регистров, входящих в состав наиболее распространенных серий интегральных схем, весьма разнообразен. Регистры различаются способами записи и считывания, разрядностью, направлением сдвига, наличием или отсутствием третьего состояния и дополнительных управляющих входов. Часто интегральные регистры имеют режимы параллельной загрузки и сдвига, то есть являются универсальными. Таковы, например, регистры КР1533ИР13, КР1561ИР15.

Регистры сдвига являются обязательной составной частью аппаратуры передачи данных, поскольку с их помощью происходит преобразование слова из параллельной формы в последовательную и обратно. Даже при небольших расстояниях передача цифровой информации между двумя конструктивно разнесенными устройствами ведется по двухпроводной линии, в которой в каждый момент возможна передача только одного символа: 0 или 1, т.е. в последовательном коде. При использовании телефонного канала, радиоканала или оптоволокна передача вообще возможна только в последовательном коде. В этих случаях передаваемое слово в параллельном коде загружается в регистр, а последовательный выход регистра соединяется с передатчиком. С каждым тактовым импульсом очередной символ появляется на выходе регистра и передается в линию связи. На приемном конце линии выход приемника подключается ко входу регистра сдвига. С каждым тактовым импульсом принимаемое слово продвигается в регистр и после окончания приема считывается в параллельном коде.

Счетчик – это устройство, выходные сигналы которого отображают в некотором коде количество поступивших на вход импульсов. Каждый импульс изменяет содержимое счетчика на единицу. Счетчик выполняется в виде цепочки Т -триггеров, называемых разрядами счетчика. При подаче на вход некоторого числа M импульсов происходит переполнение счетчика, и он возвращается в исходное состояние. Таким образом, максимальное число, которое может содержаться в счетчике, равно M – 1. Число М называется модулем счета. Если счетчик содержит n разрядов, то максимальное возможное значение M равно 2 ⁿ. Наиболее распространены двоичные асинхронные счетчики,в которых выход каждого триггера соединен с тактовым входом следующего. Именно в таких счетчиках M = 2 ⁿ.

Рассмотрим в качестве примера работу одного из наиболее простых ТТЛ-счетчиков – микросхемы КР1533ИЕ5 (рис. 4.27). Счетчик состоит из четырех счетных триггеров, разбитых на две секции: счетчик на два и трехразрядный счетчик на восемь. Секции можно использовать раздельно, а если соединить выход Q0 с входом C1, получится счетчик по модулю 16. Временные диаграммы работы такого счетчика показаны на рис. 4.28. Изменение состояний триггеров (табл. 4.12) происходит таким образом, что набор переменных Q3 Q2 Q1 Q0 представляет собой количество N поступивших импульсов, представленное в двоичном коде.

Счетчик может быть использован также в качестве делителя частоты. Максимальный коэффициент деления равен M. Рассматриваемый счетчик называется асинхронным, потому что когда с приходом очередного входного импульса переключаются несколько триггеров, то они делают это не одновременно, а последовательно. При этом появляется задержка в

установлении выходного кода, что снижает быстродействие счетчика. Еще одним недостатком асинхронных счетчиков является появление промежуточных состояний из-за неодновременности переключения триггеров. Вследствие этого на выходе дешифратора появляются ложные очень короткие импульсы.

Таблица 4.12
N	Q3	Q2	Q1	Q0

Двоичный синхронный счетчик отличается от асинхронного тем, что счетные импульсы подаются одновременно на тактовые входы всех триггеров, а условия переключения формируются с помощью логических узлов.

На рис. 4.29, а показан пример выполнения синхронного счетчика на JK-триггерах с входной логикой И на входах J и K, на рис 4.29, б – временные диаграммы его работы. Линии со стрелками на временных диаграммах показывают воздействие условий переключения (при этом надо учитывать условия переключения непосредственно перед приходом тактирующего фронта).

Счетчики по модулю M = 2 ⁿ не всегда удобны. Например, для вывода чисел на цифровой индикатор необходимо иметь их десятичное представление, для отсчета секунд, минут и часов необходимы счетчики по модулю 60 и 24. Для изменения модуля счета вводят дополнительные обратные связи. Примером может служить микросхема КР1533ИЕ2 – четырехразрядный двоично-десятичный счетчик, содержащий две секции: делитель на два и трехразрядный счетчик по модулю пять. В трехразрядном счетчике (рис. 4.30) обратная связь с инверсного выхода третьего разряда на вход J первого разряда обеспечивает после достижения состояния 4 переход в состояние 0. Комбинируя подобным образом обратные связи и тактовые сигналы, можно получать счетчики по произвольному модулю.

Для получения счетчика по произвольному модулю М можно использовать также обычный двоичный счетчик с дешифратором числа М (рис. 4.31). Каждый М -й входной импульс вызывает обнуление счетчика и начало нового цикла счета. Выходной сигнал можно снимать либо с выхода дешифратора (короткие импульсы, равные по длительности времени обнуления триггера), либо с выхода старшего разряда счетчика. Необходимо принимать меры по исключению ложных выходных импульсов дешифратора.

Рис. 4.29. Счетчик по модулю 5 (а) и временные диаграммы его работы (б)

Реверсивные счетчики могут изменять направление счета. Для построения асинхронного реверсивного счетчика достаточно с помощью логической схемы И-ИЛИ обеспечить коммутацию сигналов с выхода предыдущего триггера на выход последующего. Если тактировать триггеры с прямого выхода предыдущего разряда, счетчик работает в режиме суммирования, если с инверсного выхода – в режиме вычитания. Однако такое простое решение имеет недостаток: при переключении направления счета может измениться число, содержащееся в счетчике. Более совершенны в этом отношении синхронные реверсивные счетчики. Типичным примером является четырехразрядный двоичный синхронный реверсивный счетчик КР1533ИЕ7 (рис. 4.32). Аналогичные по цоколевке и функциям, т.е. полностью взаимозаменяемые микросхемы выпускаются и в современных КМОП-сериях (например, КР1554ИЕ7).

Счетчики имеют раздельные тактовые входы для счета на увеличение (+1) и на уменьшение (–1). Имеется возможность параллельной записи кода, установленного на входах D 0 – D 3, при подаче низкого уровня на вход . Для наращивания разрядности предусмотрены два выхода переполнения. При прямом счете в момент перехода из состояния 15 в состояние 0 на выходе "³ 15" появляется импульс логического нуля, такой же импульс появляется при обратном счете на выходе "£ 0" в момент перехода из состояния 0 в состояние 15. При каскадном включении счетчиков выходы "³ 15" и "£ 0" соединяются соответственно с входами "+1" и "–1" следующей микросхемы. В итоге последовательность из N счетчиков работает как единый реверсивный счетчик с разрядностью 4 N, но такой счетчик уже не является полностью синхронным, поскольку тактовые сигналы между микросхемами передаются с задержкой.

Аналогичную структуру имеют двоично-десятичные реверсивные счетчики КР1533ИЕ6, КР1554ИЕ6.

Помимо рассмотренных счетчиков, в которых результат счета представлен позиционным кодом, находят применение кольцевые счетчики, имеющие несколько выходов, причем логическая единица присутствует только на одном из них. Очередной тактовый импульс "перемещает" единицу на следующий выход. Такой код называется унитарным.

Кольцевые счетчики иначе называют распределителями импульсов. Они применяются для управления коммутаторами при циклическом опросе источников информации, а также в качестве формирователей многофазных импульсных последовательностей.

Для построения кольцевого счетчика по модулю N можно использовать замкнутую в кольцо последовательность из N -1 триггеров D - или JK -типа (считая, что число 0 соответствует нулевому состоянию всех триггеров). Недостатком такой структуры является большое количество триггеров: так, для счетчика по модулю 16 требуется 15 триггеров против четырех в двоичном счетчике; проигрыш резко увеличивается с увеличением модуля счета. Для исключения ложных состояний, например, возникновения единицы на нескольких выходах, требуется дополнительная логическая схема. Значительно проще выполнить кольцевой счетчик, соединив двоичный счетчик с полным дешифратором согласно рис. 4.31 и использовав все выходы дешифратора. Однако при этом возникает проблема устранения ложных выходных импульсов.

Еще один вариант построения кольцевых счетчиков, используемый в цифровой микросхемотехнике, основан на применении счетчиков Джонсона. На рис. 4.33 показан четырехразрядный счетчик Джонсона, выполненный на базе регистра сдвига. При начальном нулевом состоянии первый импульс сдвига С установит первый триггер в единичное состояние, так как Q3 = 1. В остальных разрядах будут нули как результат сдвига нулей от соседних слева разрядов. Второй импульс сдвига сохраняет единичное состояние первого триггера (так как по-прежнему Q3 = 1), а второй триггер окажется в единичном состоянии, поскольку примет единицу от первого триггера. Последующие сдвиги приведут к заполнению единицами всех разрядов счетчика, т. е. "волна единиц", распространяясь слева направо, приведет счетчик в состояние 1111. Следующий импульс сдвига установит первый разряд в ноль, так как теперь Q3 = 0. Этим начинается процесс распространения "волны нулей". После восьми импульсов повторится состояние 0000, с которого было начато рассмотрение работы счетчика. Таким образом, счетчик Джонсона имеет коэффициент пересчета, вдвое больший числа составляющих его триггеров.

Кольцевой счетчик на основе счетчика Джонсона характеризуется очень простым дешифратором: на каждый выход требуется один двухвходовой элемент И. Промышленность выпускает микросхемы счетчиков-делителей с описанной структурой: десятичный счетчик К561ИЕ8 и счетчик-делитель на восемь К561ИЕ9.