Управление состоянием

Логика

Преобразования

В мнемонике суффикс:

· SI – скалярный контекст.

· PI – параллельный контекст.

Мнемоника	Описание
CVTSS2SI CVTPS2PI	Преобразование 32-разрядного числа с плавающей точкой в коротком формате в 32-разрядное целое число ConVerT Scalar Single precision float point to Scalar signed Int32 ConVersion Two Packed Single precision float point to Packed signed Int32
CVTTSS2SI CVTTPS2PI	Преобразование 32-разрядного числа с плавающей точкой в коротком формате в 32-разрядное целое число путем отсечения дробной части ConVerT Trancate Scalar Single precision float point to Scalar signed Int32 ConVersion Trancate Two Packed Single precision float point to Packed signed Int32
CVTSI2SS CVTTPS2PI	Преобразование 32-разрядного числа в целочисленном формате в 32-разрядное число с плавающей точкой в коротком формате. ConVerT Scalar signed Int32 to Scalar Single precision float point ConVersion Two Packed signed Int32 to Packed Single precision float point

Логические ММХ-команды выполняют поразрядные логические операции над всеми 64 битами своих операндов. Они реализуют логические операции И, ИЛИ, И-НЕ, исключающего ИЛИ:

Мнемоника	Описание
ANDPS	bit-wise logical AND for Packed Single precision float point Параллельная операция логического И над парами битов упакованных чисел с плавающей точкой операнда-источника и операнда-приемника.
ANDNPS	bit-wise logical AND-Not for Packed Single precision float point Параллельная операция логического И-НЕ над парами битов упакованных чисел с плавающей точкой операнда-источника и операнда-приемника
ORPS	bit-wise logical OR for Packed Single precision float point Параллельная операция логического ИЛИ над парами битов упакованных чисел с плавающей точкой операнда-источника и операнда-приемника
XORPS	bit-wise logical eXclusive OR for Packed Single precision float point Параллельная операция логического Исключающкго ИЛИ над парами битов упакованных чисел с плавающей точкой операнда-источника и операнда-приемника.

К этой группе относятся команды, выполняющие загрузку/сохранение регистров состояния и управления:

Мнемоника	Описание
LDMXCSR источник	LoaD MXCSR Загрузка регистра управления/состояния (MXCSR) содержимым 32-разрядной ячейки памяти, которая и является единственным операндом.
STMXCSR приемник	STore MXCSR Сохранение регистра управления/состояния (MXCSR) в 32-разрядной ячейки памяти, которая и является единственным операндом.
FXRSTOR источник	Fp and mmX ReSTORe Загрузка предварительно сохраненного состояния сопроцессора, ММХ- и SEE-расширения из области памяти размером 512 байт. В качестве операнда выступает адрес области памяти, который должен быть выровнен по 16-байтовой границе.
FXSAVE приемник	Fp and mmX SAVE Сохранение состояния сопроцессора, ММХ- и SSE-расширения в область памяти размером в 512 байт. В качестве операнда выступает адрес области памяти.