2015-01-30
347
Каждый DMA-канал внешнего порта имеет собственный регистр управления. Назначение битов в регистрах DMAC6…DMAC9 приведено в табл. 2.
Таблица 2
| № бита | Имя | Назначение |
| DEN | Разрешение DMA-пересылки через внешний порт | |
| CHEN | Разрешение цепочечной DMA-последовательности через внешний порт | |
| TRAN | Направление пересылки (1 – из ADSP-21060, 0 – в ADSP-21060). При бите EXTERN=1 значение TRAN=1 задает чтение данных из внешней памяти, а TRAN=0 – запись данных во внешнюю память) | |
| 3-4 | PS | Состояние упаковки (00 – упаковка завершена, 01 – первая стадия любой упаковки или распаковки, 10 – вторая стадия упаковки, 11 – зарезервировано) |
| DTYPE | Тип данных (1 – инструкции, 0 – данные, причем разрядность пересылаемых данных 30/40 бит определяется битом IMDW в регистре управления SYSCON) | |
| 6-7 | PMODE | Режим упаковки EPBx – буфера (00 – отсутствует, 01 – 16-битное внешнее/32-битное внутреннее, 10 – 16/48, 11 – 32/48) |
| MSWF | Направление упаковки для режимов упаковки 16/48 и 16/32 (1 – начиная со старшего слова, 0 – с младшего слова) | |
| MASTER | Разрешение режима Master | |
| HSHAKE | Разрешение режима Handshake (DMARx, DMAGx) | |
| INTIO | Разрешить прерывание после передачи каждого слова для буфера внешнего порта (используется при DEN=0). При TRAN=0 прерывание может происходить если буфер "не пуст", а при TRAN=1 – если буфер не полон | |
| EXTERN | Разрешение режима External Handshake | |
| FLSH | Сбросить DMA-буферы и статус (можно использовать только при неактивном DMA-канале) | |
| 14-15 | FS | Состояние буфера внешнего порта (00 – пуст, 11 – полон, 10 – неполон) |
| 16-31 | Зарезервировано |
Регистры управления DMA-пересылками через последовательные порты
Два последовательных порта ADSP-2106x (SPORT0 и SPORT1) позволяют использовать DMA-пересылки для управления передачей или приемом данных. Последовательным портам соответствуют DMA-каналы с 0-го по 3-й, причем каналы № 1 и 3 для SPORT1 являются разделяемыми с линк-буферами № 0 и 1. Направления DMA-пересылок через последовательные порты жестко фиксировано – приемные каналы передают данные во внутреннюю память, а передающие читают данные из внутренней памяти.
Биты, управляющие DMA-пересылками через последовательные порты, располагаются в регистрах управления STCTL0, SRCTL0, STCTL1 и SRCTL1.
Регистры управления DMA-пересылками через линк-порты
Аналогично последовательным портам 6 линк-портов ADSP-21060 также позволяют использовать DMA-пересылки при передаче или приеме данных. DMA-каналы 4 и 5 отведены для использования с линк-буферами 2 и 3 соответственно. Другие линк-буферы разделяют DMA-каналы с последовательным и внешними портами.
Биты управления DMA-пересылками через линк-буферы находятся в регистрах LCTL и LCOM.
