Примеры микросхем логических элементов

На рис. 4.10 приведены УГО некоторых логических элементов. Корпус микросхем логических элементов имеет, как правило, 14 выводов. Два вывода служат для подключения к источнику питания, а 12 — являются входами и выходами ЛЭ. Нумерация выводов — против часовой стрелки, начиная с метки (ключа) в виде углубления на корпусе.

Многие серии цифровых интегральных микросхем включают шинные формирователи. Так иначе называют буферные элементы с тремя состояниями на выходе (рис. 4.11). Основное назначение таких микросхем — поочередная подача на одну магистраль сигналов от различных источников. Причем благодаря большой нагрузочной способности микросхем магистраль может иметь большую емкость и большое число подключенных к ней нагрузок и источников сигналов.

На рис. 4.11, а показано УГО ИМС восьмиразрядного двунаправленного приемопередатчика К555АП6. Вход управления BS (Bus State — состояние шины) служит для изменения направления передачи данных, вход управления ОЕ служит для перевода шин А_N и В_N в третье состояние. При BS = = 0 передача данных идет справа налево, т. е. В_N являются входами, А_N — выходами. При BS = 1, = 0 данные А_N являются входными, В_N — выходными. При = 1, независимо от состояния входа управления BS, обе шины находятся в состоянии Z.

Рис. 4.11, б показывает УГО ИМС четырехразрядного приемопередатчика с двумя однонаправленными (DI — DB, DB — DO) и одной двунаправленной (DB) шинами. Вход управления BS определяет направление обмена данными, вход управления ОЕ служит для перевода шин DO (Data Output — выходные данные) и DB (Data Bus Bidirectional — двунаправленная шина) в третье состояние. При BS =0 выход буфера DD 2 разомкнут и передача данных происходит от А к В через буфер DD 1. При BS =1 данные передаются от В к А через буфер DD 2. В микросхеме К589АП26 передача сигнала в обоих направлениях сопровождается его инвертированием.