Timer/Counter1 Control Register A (TCCR1A)

Бит $2F($4F) R/W Нач.знач.									TCCR1A
COM1A1	COM1A0	COM1В1	COM1В0	-	-	PWM11	PWM10
R/W	R/W	R/W	R/W	R	R	R/W	R/W

Рисунок 5.7 - Регистр А управления Таймером-счетчиком 1 (TCCR1A)

Биты 7,6 - COM1A1, COM1A0 (Compare Output Mode1A, Bits 1 and 0). Режим выхода совпадения, биты 1 и 0. Эти управляющие биты задают отклик вывода OC1A (Output CompareA pin 1) процессора на совпадение содержимого регистров сравнения OCR1A и таймера/счетчика 1 TCNT1. Поскольку это альтернативная функция порта, соответствующая линия порта должна быть сконфигурирована на выход (бит направления регистра DDRn должен быть нулевым). Конфигурация управляющих битов показана в табл.5.2.

Биты 5,4 - COM1В1, COM1В0 (Compare Output Mode1В, Bits 1 and 0). Режим выхода совпадения, биты 1 и 0. Эти управляющие биты задают отклик вывода OC1В (Output CompareВ pin 1) процессора на совпадение содержимого регистров сравнения OCR1В и таймера/счетчика 1 TCNT1. Поскольку это альтернативная функция порта, соответствующая линия порта должна быть сконфигурирована на выход (бит направления регистра DDRn должен быть нулевым). Конфигурация управляющих битов – аналогична битам COM1A1, COM1A0.

Таблица 5.2

Установка режима совпадения.

COM1A1	COM1A1	Описание
		Таймер/счетчик 1 отключен от вывода OC1Х
		Переключение выхода OC1Х
		Сброс (0) вывода OC1Х
		Установка (1) вывода OC1Х

Примечание: Х=А или В.

В режиме ШИМ эти биты имеют другие функции, которые указаны в таблице 11. При изменении битов COM1x1/COM1x0, прерывание по совпадению должно быть запрещено очисткой соответствующего бита в регистре TIMSK. В противном случае прерывание может произойти во время изменения битов.

Биты 5..2 - зарезервированы. В AT90S8535 эти биты зарезервированы и всегда читаются как 0.

Биты 1,0 - PWM11, PWM10 (Pulse Width Modulator Select Bits). Биты установки ШИМ: Эти биты устанавливают режим работы таймера/счетчика 1 в качестве ШИМ (табл.5.3). Подробнее этот режим будет рассмотрен ниже.

Таблица 5.3

Установка режима работы ШИМ.

PWM11	PWM10	Описание
		Работа ШИМ запрещена
		8-разрядный ШИМ
		9-разрядный ШИМ
		10-разрядный ШИМ

Timer/Counter1 Control Register B (TCCR1B)

Бит $2E ($4E) R/W Нач.знач.									TCCR1B
ICNC1	ICES1	-	-	CTC1	CS12	CS11	CS10
R/W	R/W	R	R	R/W	R/W	R/W	R/W

Рисунок 5.8 - Регистр B управления Таймером/Счетчиком 1 (TCCR1B)

Бит 7 - ICNC1 (Input Capture1 Noise Canceler (4 CKs)). Подавитель входного шума входа захвата. Если этот бит сброшен (0), подавление входного шума входа захвата запрещено. При этом захват срабатывает по первому заданному (нарастающему или спадающему) фронту сигнала на выводе ICP (Input Capture Pin). При установке бита ICNC1 обрабатываются четыре последовательные выборки сигнала на выводе ICP. Для срабатывания захвата все выборки должны соответствовать уровню, заданному битом ICES1. Частота выборок равна тактовой частоте процессора.

Бит 6 - ICES1 (Input Capture1 Edge Select). Выбор фронта сигнала захвата. Если бит ICES1 сброшен (0) содержимое таймера/счетчика 1 переписывается в регистр захвата по спадающему фронту сигнала на выводе ICP. Если бит установлен - по нарастающему фронту сигнала.

Биты 5,4 - зарезервированы. В AT90S8535 эти биты зарезервированы и всегда читаются как 0.

Бит 3 - CTC1 (Clear Timer/Counter1 on Compare Match). Очистка таймера счетчика 1 по совпадению. Если бит установлен (1), таймер/счетчик 1 устанавливается в $0000 в такте, следующем за событием совпадения. Если бит сброшен, таймер/счетчик 1 продолжает считать, пока не будет остановлен, сброшен, произойдет его переполнение или изменение направления счета. В режиме ШИМ этот бит не работает.

Биты 2,1,0 - CS12, CS11, CS10 (Clock Select1, Bits 2, 1 and 0). Выбор способа тактирования (см.табл.5.4). Эти биты определяют источник счетных импульсов для таймера/счетчика 1.

Таблица 5.4

Выбор источника счетных импульсов.

CS12	CS11	CS10	Описание
			Таймер/счетчик остановлен
			CK
			CK/8
			CK/64
			CK/256
			CK/1024
			Внешний вывод T1, нарастающий фронт
			Внешний вывод T1, спадающий фронт