Программируемая логика

1. БМК (ASICS)

2. CPLD

3. FPGA

4. ПАИС

5. SoC (System-on-Chip)

В БМК программирование достигается за счет нанесения верхнего уровня металлизации.

Во всех ПЛИС FPGA и CPLD есть глобальные ножки. Они предназначены для подключения к ним внешней синхронизации. Глобальные ножки подключены к глобальному буферу IBUFG. Он обеспечивает прохождение импульсов через глобальные трассировочные каналы к входам синхронизации всех элементов памяти (триггеров микросхемы) с одинаковой минимальной задержкой.