Разработка и обоснование функциональной электрической схемы кодека ССК

Для выполнения этого раздела курсового проекта необходимо изучить материал, представленный в [1–3, 5–7]. В данном разделе основное внимание должно быть обращено на выбор и обоснование принципа (способа) построения каждого функционального узла (блока) кодека, представленного на структурной электрической схеме кодека. Критерием выбора принципа построения функциональных блоков кодека является обеспечение минимума сложности аппаратурной и программной реализации.

В соответствии с [2, 3, 5] задание порождающих полиномов и алгоритма декодирования ССК полностью определяет принцип построения функциональных и принципиальных электрических схем кодека.

Функциональная электрическая схема ФПС_к (ФПС_д) выполняется в виде схем умножения полиномов (многочленов) и реализуется в виде регистра сдвига (RG) либо со встроенными сумматорами по модулю два (принцип построения ФПС_к, предложенный Дж. Месси), либо в виде RG с вынесенными сумматорами по модулю два (принцип построения ФПСк, предложенный Возенкрафтом и Рейффеном). Принцип построения ФПС_к, предложенный Дж. Месси, целесообразно использовать для высокоскоростных (k₀ ≥ 2) ССК, а принцип построения ФПС_к, предложенный Возенкрафтом и Рейффеном, для низкоскоростных (k₀ = 1) ССК.

Пример 5. Для ССК с R = k₀/n₀= 4/5 и выбранных порождающих полиномов q₁(D) = 1+D +D , q₂(D)= 1+D +D , q₃(D) = 1+D +D , q₄(D) = 1+D +D построить ФПС_к.

Решение: Так как k₀ > 2, то ФПС_к выполняется по схеме Месси. Сдвиговый регистр RG будет содержать m = 9 ячеек памяти и γ = (J-1)*k₀ = (3-1)·4 = 8 сумматоров по модулю два; выходной сумматор по модулю два является многовходовым, а именно имеет (k₀+1) = = n₀ входов.

Нумерация ячеек памяти сдвигового регистра ФПСк ведется справа налево. Места включения сумматоров по модулю два определяются ненулевыми членами порождающих полиномов; выходной сумматор по модулю два является многовходовым (5 входовым).

Функциональная электрическая схема ФПС_к (ФПС_д) приведена на рисунке 2.

Рисунок 2 – Функциональная электрическая схема ФПСк (ФПСд)

Способы построения КРИ-1/k₀ (КРИ-1/n₀) могут быть самые различные и зависят от квалификации и опыта проектировщика (разработчика) кодеков помехоустойчивых кодов.

Наиболее простым способом построения КРИ-1/k₀ является использование двух RG (последовательного RG1 и RG2 параллельного) и блока формирования тактовых частот регистров сдвига RG1 и RG2; содержащих по k₀ ячеек памяти.

Пример 6. Для кодера ССК с R = k₀/n₀ =4 /5 функциональная электрическая схема КРИ-1/4 с использованием двух RG имеет следующее построение (рисунок 3).

Для пояснения принципа работы КРИ-1/4 должны быть приведены временные диаграммы следующего типа (плана) (рисунок 4): цифры в кружочках обозначают контрольные точки КРИ-1/4.

Рисунок 3 – Функциональная электрическая схема КРИ-1/4

Рисунок 4 – Временные диаграммы, поясняющие принцип работы КРИ-1/4

КОИ-n₀/1 и КОИ-k₀/1 соответственно кодера и декодера ССК целесообразно выполнять в виде синхронных мультиплексеров на соответствующее число информационных и управляющих входов, а также формирователя сигналов управления мультиплексером. Формирователь сигналов управления может быть выполнен в виде двоичного счетчика с дешифратором (в виде «кольцевого» счетчика на «n₀»). На рисунке 5 приведена функциональная электрическая схема КОИ-5/1 для кодера ССК (рисунок 1), а на рисунке 6 приведены временные диаграммы, поясняющие принцип работы КОИ-5/1.

КО – корректор ошибок декодера выполняется в виде k₀ регистров сдвига, каждый из которых содержит «m» ячеек памяти. На выходе каждого RG корректора ошибок включается сумматор по модулю два, на второй вход которого поступает сигнал коррекции с выхода порогового элемента анализатора синдромной последовательности декодера. Информационные символы с выходов регистров КО поступают на соответствующие входы КОИ-k₀/1 декодера.

Важнейшим функциональным блоком декодера ССК с алгоритмом ПД является АСП, который может быть выполнен в виде последовательного RG, содержащего «m» ячеек памяти, с нумерацией ячеек памяти справа налево, и (J-1)*k₀ встроенных сумматоров по модулю два. В состав АСП входят k₀ ПЭ, каждый из которых имеет J входов. Места включения сумматоров по модулю два в RG и подключение входов ПЭ определяются ненулевыми членами порождающих полиномов q₁(D),…, q₄(D).

Функциональная электрическая схема АСП для ССК с R = 4/5, J = 2 и q₁(D) = 1+D , q₂(D) = 1+D , q₃(D) = 1+D и q₄(D) = 1+D имеет следующее построение (рисунок 7).

Выбор и обоснование принципа построения ПЭ необходимо выполнять в разделе «Разработка принципиальных электрических схем функциональных блоков декодера». Критерием выбора принципа построения ПЭ является обеспечение минимума сложности реализации. В соответствии с [1–5], если J ≤ 10, то ПЭ целесообразно выполнять в виде комбинационного автомата (КА), а в противном случае – в виде порогового двоичного счетчика. Выбор порога производится по следующей методике: если J = 2, то порог срабатывания ПЭ выбирается равным П = J = 2, если J = 3, то П ≥ J-1 и если J ≥ 4, то П ≥ J/2+1

Рисунок5 – Функциональная электрическая схема КОИ-5/1

Рисунок 6 – Временные диаграммы, поясняющие принцип работы КОИ – 5/1

Пороговое декодирование ССК, равномерных СК (РСК) и диффузных СК (ДСК) может выполняться как с использованием обратной связи в АСП (в этом cлучае ключи обратной связи Кл. ОС1,…, Кл. ОС4 замкнуты; (стрелки Кл. ОС направлены вниз), так и без использования обратной связи (стрелки Кл. ОС направлены вверх). Декодирование ССК и ОСК без использования обратной связи называется дефинитным. Достоинства и недостатки дефинитного декодирования рассмотрены в [1, 3, 5]. При декодировании ССК и ОСК с использованием обратной связи в АСП одновременно с коррекцией информационных символов производится коррекция синдромных символов, записанных в регистр АСП и принимавших участие в определении достоверности декодируемых информационных символов. Достоинства и недостатки порогового декодирования ССК и ОСК с использованием обратной связи рассмотрены в [1-3, 5].