Лабораторная работа №5. Синтез последовательной схемы сравнения двоичных чисел

Синтез последовательной схемы сравнения двоичных чисел

Цель работы: Синтез последовательной схемы сравнения двоичных чисел на базе арифметико-логического устройства (АЛУ) в пакете разработки электрических схем Electronic Workbench (EWB).

Теоретические сведения

Арифме́тико-логи́ческое устро́йство (АЛУ) (англ. arithmetic and logic unit, ALU) — блок процессора, который под управлением устройства управления (УУ) служит для выполнения арифметических и логических преобразований (начиная от элементарных) над данными, представляемыми в виде машинных слов, называемыми в этом случае операндами.

Микросхема арифметико-логического устройства SN 74181.

Эта микросхема обеспечивает 32 режима работы АЛУ в зависимости от управляющих сигналов на входах М, S0-S3. Возможные режимы задаются путем подачи сигналов на входы управления S0, S1, S2, S3. Если сигнал на входе М равен 0, то выполняются 16 арифметических операций (16 комбинаций сигналов S0...S3) с учетом переноса по входу CN (если CN=0) или без учета переноса (если CN=1). При сигнале на входе М равном 1, выполняются 16 логических операций, задаваемых S0-S3.

Четырехразрядные операнды А и В задаются на входах А0-А3 и В0-В3 соответственно. Результат арифметической или логической операции появляется на выходах F0-F3.

Таблица истинности микросхемы АЛУ SN 74181

В микросхеме предусмотрены выходы переноса CN+4, ускоренного переноса Р, ускоренного группового переноса G, равенства операндов А=В. Питание микросхемы осуществляется подключением источника питания 5 В ко входу VCC и заземлением входа GND.

Ход выполнения работы

1. Собрать схему АЛУ на микросхеме SN 74181 (рис. 1).