Исследование триггеров и триггерных схем

Триггерные схемы в программе EWB 4.1 представлены в библиотеке Seg’I тремя типами триггеров RS, JK и D. Назначение выводов триггеров следующее. Для всех триггеров выходы Q – прямой, Q` – инверсный.

Для RS триггера R – установка триггера в 0, при сигнале 1 на этом входе Q=0, Q`=1; S – установка в 1, при сигнале 1 на этом входе Q=1, Q'=0; комбинация R=1, S=1 не изменяет состояния выходов и относится к запрещенным. Для JK-триггера J,K – информационные входы, > – тактовый вход; вывод сверху – асинхронная предустановка триггера в единичное состояние (Q=1) вне зависимости от состояния сигналов на входах (функционально аналогичен входу S RS-триггера); вывод внизу – асинхронная предустановка триггера в нулевое состояние (так называемая очистка триггера, после которой Q`=1); наличие кружочков на изображениях выводов обозначает, что активными являются сигналы низкого уровня, а для тактового входа – что переключение триггера производится не по переднему фронту тактового импульса, а по его срезу (так чаще всего называют задний фронт импульса). Для D-триггера вход D – информационный, состояние этого входа после подачи тактового импульса запоминается триггером, т.е. при D=1 имеем Q=1, при D=0 Q=0.

Для проведения исследования триггерных схем уже нельзя использовать логический преобразователь, поскольку триггер является элементом памяти. Для этого необходимо подключить к его входам генератора слова и светодиодные индикаторы к выходам. Заметим, что тактовый вход триггера необходимо соединить с выходом синхронизации генератора.

Конечной задачей исследования является получение таблицы истинности, являющейся одной из основных характеристик триггера. Получение ее целесообразно проводить в следующем порядке:

а) последовательно подать на входы предустановки триггера активные сигналы высокого уровня (сигнал 1) и зафиксировать состояние выхода триггеров для случая предустановки в 1 и 0, для проверки асинхронности этих входов указанные операции повторить при различных состояниях сигналов на тактовом и информационных входах. В дальнейшем на эти входы подавать только сигналы логического нуля;

б) подать на тактовый и информационные входы сигналы 0 и 1 в различных комбинациях (на входах асинхронной предустановки при этом должны быть сигналы логического нуля для всех комбинаций) и зафиксировать для каждой комбинации состояние выходов триггера;

в) на основании полученных результатов составить таблицу истинности.

Контрольные вопросы и задания

3.4.2.1. Какие типы триггеров Вы знаете, чем обусловлено их многообразие?

3.4.2.2. Определите кодовые комбинации на выходе генератора слова для исследования JK-триггера в соответствии с описанной методикой. Полученную таблицу истинности сравните с таблицей истинности, вызываемой нажатием клавиши помощи F1 после выделения на схеме триггера.

3.4.2.3. Синтезировать триггеры RS,D,T, синхронный JK в базисе И-НЕ и в базисе ИЛИ-НЕ. Для осуществления задержки использовать элемент "буфер". Для всех триггеров обозначить входы и выход Q. (8-схем)

3.4.2.4. Преобразовать JK триггер в триггеры RS,D,T. Взяв один из триггеров RS,D,T, преобразовать его в любой из RS,D,T, кроме самого себя. Использовать стандартные триггеры запрещается. На схеме обозначить входы и выходы основного и полученного триггеров. (2-схемы)

3.4.2.5. Синтезировать на логических элементах двухступенчатый RS триггер. На схеме обозначить входы и выходы обоих триггеров.

3.4.2.6. Синтезировать на логических элементах динамический D-тригер. На схеме обозначить входные, выходные и промежуточные сигналы.

3.4.2.7. Проверить работу всех триггеров.