Схемотехника триггеров

ЛЭ двухступенчатой логики.

2И-ИЛИ-НЕ2ИЛИ-И-НЕ

Наращивание размерности дешифратора.

α

X3

X2

X1

X0

Y

 

 

Y0							Y0
1						Y1
2						Y2
3						Y3
Y1							Y0
						Y1
						Y2
						Y3
Y2							Y0
						Y1
						Y2
						Y3
Y3							Y0
						Y1
						Y2
						Y3

Прямоугольный дешифратор.

Составной двухступенчатый дешифратор.

Составной двухступенчатый пятиразрядный полный дешифратор.

Одноступенчатый линейный дешифратор.

Одноступенчатый четырёхразрядный полный линейный дешифратор.

α	X3	X2	X1	X0	Y
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15

УГО:

Одноступенчатый матричный (пирамидальный) дешифратор.

Счетчики

Счетчик с устанавливаемым коэффициентом деления

Делитель на 6(обнуляет на 6)Делитель на 7(число 6 вбивает “1”в Т1,Т4,станет 9)

Обозначение

Синхронный суммирующий счетчик с параллельным переносом

Синхронный вычитающий счетчик с параллельным переносом

Синхронный реверсивный счетчик с параллельным переносом

Асинхронный суммирующий с последовательным переносом.

:

УГО:

Асинхронный вычитающий с последовательным переносом.

Асинхронный со сквозным переносом:

Асинхронный реверсивный с последовательным переносом.

УГО:

Недвоичные счётчики.

Счётчик с принудительной установкой разрядов в «1».

Счётчик с принудительным обнулением.

Счётчик с принудительным обнулением и установкой отдельных разрядов в «1».

Десятичный(декадный)счётчик с принудительным обнулением.

Наращивание размерности MS

Стробирование мультиплексоров

X0,Х1,Х2- код адреса

Стробирование выходов мультиплексоров

Мультиплексорное дерево

Суммирующая часть АЛУ

Устройство последовательного-параллельного умножения положительных чисел

X1=3MQ5*Q4+2MQ5* +1 Q4; X2=3MQ3*Q2+2MQ3* +1 Q2; X1=3MQ1*Q0+2MQ1* +1 Q0;

ЦАП.

ЦАП с резистивной матрицей

ЦАП с двоично взвешенными резисторами.

УГО:

АЦП.

АЦП последовательного счета

АЦП время импульсного типа.

УГО:

АЦП последовательного счёта (уравновешенных преобразований).

АЦП кодоимпульсной (последовательного приближения).

Регистры

Параллельный регистр

Регистр сдвига(последовательный) вправо

Регистр сдвига(последовательный) влево

Реверсивный сдвиговой регистр

Кольцевой(циклический) регистр

Рекурентный регистр.

Параллельно-последовательный регистр.

 

УГО:

Наращивание размерности последовательно-параллельного регистра.

Триггеры.

Асинхронный RS-триггер.

СинхронныйRS-триггер.

Двухступенчатый синхронный RS-триггер.

T-триггер.

D-триггер

Однотактный D-триггер

Двухступенчатый D-триггер

DV-триггер

Однотактный DV-триггер

Двухступенчатый DV-триггер

JK-триггер

Усилитель-ограничитель на ЛЭ

Формирователь импульсов на ЛЭ и интегральной цепи

Формирователь импульсов на ЛЭ и дифференциальной цепи

Формирователь импульсов на ЛЭ и ЛЗ

 

 

Транзисторный усилитель-ограничитель

АКМВ на ЛЭ И-НЕ

Одноразрядные комбинационные полусумматоры

α	A	B	S	P
0	0	0	0	0
1	0	1	1	0
2	1	0	1	0
3	1	1	0	1

S=A

S=(A+B)*

P=A*B

Одноразрядный комбинационный сумматор

S=A

A*B+

S=P0

P=A*B*

P=AB+P0(

P0	A	B	S	P
0	0	0	0	0
	1		1
		1	1
	1	1	0	1
1			1
1	1		0	1
1		1	0	1
1	1	1	1	1

Многоразрядные сумматоры

Компаратор.

Вход	Выход
A	B

 

УГО:

 

Наращивание размерности компаратора.

Делитель на 6.

Делитель на 7.

Схемотехника триггеров

D-триггер Т-триггер(синхронный) Т-триггер счетный

Т-триггер RS-триггер(асинхронный) RS-триггер двуступенчатый (асинхр)

RS-триггер(синхр) RS-триггер(асинхронный) Т-триггер счетный

Т-триггер(синхронный) D-триггер DV-триггер