1. Реализовать ФАЛ . Для этого собрать схемы, представленные на рис. 13.2 – 13.5 (каждый рисунок последовательно соответствует значению ФАЛ в таблице истинности) и записать значения в таблицу истинности (табл. 1).
+ - |
а б
Рис. 13.2
+ - |
а б
Рис. 13.3
- + |
а б
Рис. 13.4
- + |
а б
Рис. 13.5
Таблица 1
Рис. | |||
0 | 0 | 0 | 2 |
0 | 1 | 1 | 3 |
1 | 0 | 1 | 4 |
1 | 1 | 0 | 5 |
Содержание отчета
1. Схемы подключения.
2. Таблицы истинности.
Защита лабораторных работ по цифровой электронике проходит в форме решения задач и теста.