2020-08-05
323
3(1)
Глава 10
Ответы на контрольные вопросы к главе 10
1. На рисунке приведена схема двоичной реверсивной пересчетной ячейки синхронного типа для счетчика с раздельными тактовыми входами прямого и обратного счета. Уравнение для сигналов Q(t+1), Pc(t), Pв(t) данной схемы имеют вид:
Q (t+1) = Q (t) ⊕ [Tc (t) ⊕Тв (t)]
Pc (t) = Q (t) · Tc (t) · 
B (t)
Pb (t) = 
(t) · c (t) · Tв (t)
2. Главное достоинство - простота схемы. Основные ее недостатки:
• Сравнительно низкое быстродействие, обусловленное тем, что триггеры счетчика срабатывают последовательно один за другим
• Формирование на выходах кратковременных ложных сигналов, связанных с накоплением временных сдвигов (задержек) в разрядах счетчика.
|
|
|
3. Формирование сигналов Q(t+1) и P(t) на выходах реверсивной синхронной двоичной ячейки, содержащей вход управления направлением счететчика Sg (см. рисунок в разделе «Контрольные вопросы»), описывается урувнениями:
Q (t+l) = Q (t) ⊕ T (t)
P (t) = [Q (t) ⊕ Sg (t)] · T (t)
4. • Счетчики с последовательным переносом
•• Счетчики со сквозным переносом
••• Счетчики с параллельным переносом
•••• Счетчики с параллельно - последовательным (комбинированным, групповым) переносом.
5. • Метод, основанный на предварительной установке исходного состояния счетчика. При его реализации через входы предустановки в счетчик вводят число Nx:
Nх = 2n - Кдел,
которое определяет исходное состояние счетчика.
111
Далее счет входных импульсов ведется от числа Nx до момента переполнения счетчика, во время которого под действием сигнала переноса происходит повторная загрузка числа Nx и описанный выше цикл счета повторяется.
• • Метод, предусматривающий установку конечного состояния счетчика, заключается в непрерывном сравнении кодов, зафиксированных счетчиком, скодом заданного конечного состояния. В момент равенства указанных кодов на выходе компаратора формируется выходной импульс делителя, происходит сброс счетчика в «0» - состояние и цикл счета
повторяется.
6. Граф переходов счетчика содержит узлы и ориентированные ребра (ветви) с надписями. Узлы графа отображают состояния счетчика и, таким образом, число его узлов равно числу состояний. Ориентированные ребра графа показывают направление перехода между состояниями счетчика, а надписи на них - условия, при которых данных переход реализуется.
|
|
|
7. В этом случае коэффициент деления частоты Кдел.р. равен минимальному целому числу, которое делится без остатка на коэффициент деления каждого из делителей.
8. • При параллельном соединении делителей частоты, когда их коэффициенты деления Kl, К2, ...,КN являются взаимно простыми числами, либо когда указанные делители соединены последовательно.
•• При параллельном соединении делителей, когда их коэффициенты деления Kl, K2,...,KN имеют общий делитель Ко.д
••• При параллельно - последовательном соединении делителей.
9. Вычитающий двоичный счетчик. Модуль счета К=11.
10. В таблице представлен восьмеричный код Джонсона. Этот код используется, к примеру, в КМОП ИМС К564ИЕ9, которая является счетчиком - делителем на восемь Джонсона.
11. Указанная надпись применяется для обозначения двоичных/двоично-десятичных счетчиков. Примером подобного счетчика может служить ИМС типа К561ИЕ14 (ЭКФ561ИЕ14), которая представляет собой четырехразрядный реверсивный двоичный/двоично-десятичный счетчик.
12. • Программируемый счетчик
112
•• Двоично-десятичный счетчик с программируемым коэффициентом деления
••• Четырехразрядный реверсивный десятичный счетчик
•••• 14 - разрядный двоичный счетчик - делитель
••••• 5- разрядный счетчик Джонсона
13. Это означает, что каждый триггер счетчика, за исключением первого, переключается выходными сигналами предшествующего триггера
14. •{1111}2
••{0000}2
•••{1111}2
••••{0001}2
15. • Счетчик импульсов — это цифровой функциональный узел, который осуществляет счет поступающих на его вход импульсов, представляет результат счета в заданном коде и при необходимости хранит его.
• • Делитель частоты - это цифровая схема, предназначенная для деления числа входных импульсов или частоты их следования на заданный коэффициент.
|
|
16. Максимальная частота fmp примерно в (n-1) раз выше, чем частота fms и не зависит от числа каскадов. Таким образом, в рассматриваемом случае имеем:
17. а) Синхронному суммирующему счетчику
б) Синхронному вычитающему счетчику
|
|
в) Реверсивному синхронному счетчику
18.
19. Не зависит.
113
18. • Тр = max [Тр.т., n Тп + То]
• • Тр = max [Тр.т., n Тп + То]
• • • Тр = max [Тр.т., n Тп (n-1) Тз.к.+То]
где Тр.т. - разрешающее время первого триггера счетчика; n - число разрядов счетчика; Тп - время задержки переключения триггера; Тз.к. - время задержки схемы коммутации при изменении направления счета; То - заданная минимальная длительность каждого состояния счетчика.
19. Под разрешающим временем счетчика Тр подразумевают минимальное время между двумя входными сигналами, в течение которого еще не возникает сбоя в работе. Максимальная частота счета fm – это величина, обратная разрешающему времени Тр счетчика.
|
|
20. Время установки кода Туcт. равно интервалу времени между моментом поступления входного сигнала и переходом счетчика в новое устойчивое состояние.
21. Аббревиатура СТ - от английского counter - счетчик.
24. • {000}, {001}, {010}, {011}, {100}, {101}, {110}, {111}, {000}, {001}, {010}.
• • К=8, так как цикл счета повторяется после каждого восьмого импульса.
|
|
25. Модуль счета К данного счетчика равен 3. В нем реализуются состояния {Q1Q0} = {00}; {01} и {10}. Избыточным является состояние {11}, формирование которого заблокировано с помощью обратной связи с
114
| триггера TT1. Работу счётчика иллюстрируют представленные ниже временные диаграммы.
|
26. n = log2K = log2720 = 10 триггеров (с округлением до целого большего числа).
27. 4 корпуса.
28. Каждый функциональный элемент такого счётчика представляет собой отдельный счётчик, способный формировать на своём выходе сигналы переноса (займа).
29. При поступлении очередного счётного сигнала происходит следующее:
• Суммирующий счётчик увеличивает его содержимое на 1;
• В вычитающем счётчике содержимое уменьшается на 1;
• Реверсивный счётчик увеличивает, либо уменьшает содержимое на 1 в зависимости от направления счёта, заданного сигналом управления.
30. В счётчиках с групповым переносом разряды разбиваются на группы, содержащие обычно не более 4...6 триггеров в группе. В пределах одной группы организуется параллельный перенос, а между группами - последовательный или сквозной.
31. Ступенчатое изменение модуля М может быть использовано для быстрого ступенчатого изменения частоты сигналов на выходе делителя в 10;12,5;20;25 и 50 раз.
32. ИМС можно представить как два вычитающих счётчика. Первый счётчик (подсекция модуля и остатка) осуществляет деление частоты f вх на число М, а второй -
115
делит импульсы частоты 
ƒвх/M на число, равное значению в скобках в соотношении (10.54).
33.При построении делителя частоты в соответствии со схемой рис. 10.26(a) его коэффициент деления К определяется опорным цифровым кодом Nоп, то есть имеет место равенство Кд = Nоп. Численное значение Noп может изменяться от Nоп =0 до Nоп = 2K+1 - 1. Следовательно, диапазон регулирования величины Кд простирается от 0 до 29+1 - 1 = 1023.
33. В схеме рис. 10.27 величина коэффициента Кд определяется из соотношения
Кд = 2n - Nи
В счётчик может быть загружено исходное число Nи, минимальная величина которого равна Nиmin = 0, а максимальная
Nиmax = 2n-1. Тогда имеем:
Kдmax = 2n – Nиmin = 210 - 0 = 1024
КДmin = 2n - (2n - 1) = 1
|
|
35. В соответствии с условием задачи коэффициент деления частоты Кд=10, так как выходной сигнал в схеме рис. 10.26(б) снимается с выхода Fq десятичного дешифратора (где q = 9). Таким образом, на выходе схемы формируются импульсные сигналы с частотой f вых, равной
|
|
|
116
