Триггеры на логических элементах

На рисунке 3.17, а) изображена схема триггера, повторяющая схему рисунка 3.1. Она приведена здесь для того, чтобы видеть, как, по аналогии, построена схема триггера на логических элементах рисунка 3.17, б).

Рисунок 3.17 – Триггер на логических элементах

В первой схеме последовательное соединение выходов со входами образует RS–триггер на 2–х инверторах. Аналогично, на 2–х логических инверторах после соединения соответствующих выходов и входов тоже получаем RS–триггер. При этом свободные входы используются для управления триггером. Можно объединить оба входа одной и той же логической схемы – будет то же самое. Условное изображение триггера представлено на рисунке 3.18.

Рисунок 3.18 – Условное обозначение триггера

На рисунке 3.19 изображены режимы работы данного триггера.

Рисунок 3.19 – Режимы работы триггера

В режиме ожидания на обоих входах «1», а управление переключения на обоих входах нулями. Поэтому на входах обычно ставят кружки – инверсное управление. Длительность импульса t_u не менее, нескольких средних времен задержки логики данной серии.

Графики рисунка 3.19, а) изображают процессы в виде скачка. На самом деле на 3 и 4 графиках (рисунок 3.19, б) фронты и спады растягиваются и сдвигаются друг относительно друга. Из–за задержек одновременного процесса закрывания и открывания нет, поэтому нет и этапа регенерации, т.е. действия ПОС, как это было у триггеров на транзисторах.

В связи с тем, что оба логических элемента безусловно подчиняются нулю, на выходах возможно одновременное присутствие 2–х единиц (запрещенное состояние). Поэтому этот триггер не помехоустойчив, т.к. на один вход может поступать полезная информация, а на другой – помехи.

Триггер называется потенциальным, потому, что управляется в сущности вершинами и основаниями импульсов. Асинхронный триггер в связи с тем, что нет синхронизирующего входа.