Обобщенная архитектура DSP

Обобщенная архитектура ЦСП образуется тремя составляющими: процессорным ядром, подсистемами ввода/вывода и хранения (рис.2).

Рис. 2

Блок генерации адреса обеспечивает необходимые способы адресации, в том числе бит-реверсную, поддержку кольцевых буферов, пред/пост-модификацию адресов. Генератор тактовой частоты дает возможность регулировать производительность и потребляемую мощность. Блок выполнения операций реализует операции с фиксированной точкой и, при необходимости, с плавающей точкой. Блок выполнения операций может также включать сопроцессор Витерби или сопроцессор циклического кода[2].

В процессорное ядро введен блок отладки и контроля, который содержит средства внутрисхемной эмуляции (OnCE[3]), средства тестирования и отладки (JTAG[4]).

Подсистема ввода/вывода может включать преобразователи АЦП/ЦАП, параллельные и последовательные порты ввода/вывода, хост-интерфейс для связи с персональным компьютером или ЭВМ, аудио-интерфейс, таймеры и др.

Организация подсистемы хранения также отражает специфику алгоритмов ЦОС. Выделение памяти команд и данных позволяет распараллелить выполнение этапов командного цикла (чтение команды и формирование адреса – чтение операндов – выполнение – запись результата). Использование перепрограммируемого ПЗУ позволяет осуществлять загрузку процессора. Память значения используется для вычислений сложных операций типа квадратного корня, синуса, косинуса и др.