Основные теоретические сведения

В элементной базе ЭВМ биполярные транзисторы, как правило, работают в ключевом режиме. Схема простейшего ключа приведена на рис. 4.1.

Рис. 4.1. Принципиальная схема ключа на биполярном транзисторе.

Транзистор может находиться либо в режиме отсечки (оба перехода закрыты), либо в режиме насыщения (оба перехода открыты). При переключении транзистора из режима отсечки в режим насыщения (или наоборот) транзистор попадает в активный режим. Все переходные процессы в биполярном транзисторе (БТ) происходят при переключении его из насыщенного состояния в закрытое или наоборот. В режиме отсечки через коллектор протекает обратный ток коллекторного перехода , который в базе создаёт ток . При этом на коллекторе БТ напряжение равно

При подаче на базу БТ прямого напряжения транзистор открывается и переходит в режим насыщения. Поэтому выходное напряжение () становится близким к нулю и равно

В режиме насыщения оба перехода – эмиттерный и коллекторный открыты и в базу начинается инжекция (в случае транзистора n-p-n типа) электронов. При этом в базе накапливаются избыточные неосновные заряды (электроны). Процессы накопления и рассасывания этих избыточных зарядов оказывают существенное влияние на форму выходного импульса транзистора.

Рис. 4.2. Временная диаграмма напряжений и токов биполярного транзистора в ключевом режиме: а – напряжение базы; б – ток базы; в – ток коллектора; г – напряжение коллектора.

Графики токов и напряжений на входе и выходе БТ в ключевом режиме приведены на рис 4.2.

При отсутствии входного импульса (временной интервал от 0 до t ₁) транзистор закрыт за счёт запирающего напряжения источника смещения – E _Б (рис. 4.2, а). Об этом свидетельствуют значения тока коллектора I _K =I _КБ0 и U _K =E _K. При поступлении на вход БТ идеального прямоугольного импульса положительной полярности напряжения U _ВХ в цепи базы начинает протекать прямой ток базы

После окончания входного импульса (момент t ₄), ток базы будет иметь большое значение I _Б.ОБР. =E _Б /R _Б. По мере рассасывания неравновесного заряда в базе обратное сопротивление эмиттерного перехода возрастает и ток базы стремится к установившемуся значению I _БЭ0 (рис.4.2, б момент времени t ₆).

При действии переднего фронта входного импульса (момент t ₁ рис. 4.2, а) импульс выходного тока I _К (рис. 4.2, в) появляется с небольшой задержкой, которая на графике обозначена как t _ЗД. Эта задержка определяется временным перемещением инжектированных из эмиттера в базу электронов до коллекторного перехода, а также временем заряда паразитной ёмкости перехода. С момента времени t ₂ (рис. 4.1, в) транзистор переходит в активный режим, коллекторный ток начинает возрастать по экспоненциальному закону, достигая установившегося значения за время t _НР. Это время определяется скоростью накопления неравновесного заряда в базе и временем разряда паразитной ёмкости коллектора. Таким образом время включения транзистора состоит из суммы времени задержки и времени нарастания:

t _ВКЛ =t _ЗД +t _НР.

С физической точки зрения

t _ВКЛ ≈ t_Э /n, (4.1)

где t_Э – постоянная времени транзистора в активном режиме, а n – коэффициент насыщения транзистора равный n=I _Б /I _БН.

Время задержки можно оценить по формуле:

t_ЗД = t_вх * ln 2,

где t_вх = R_б*С_вх (С_вх – входная емкость транзистора, определяемая емкостями переходов)

Анализируя формулу (4.1), можно сделать следующий вывод: чтобы уменьшить время t_ВКЛ необходимо уменьшать числитель дроби – увеличивать граничную частоту транзистора (брать его более высокочастотным) и увеличивать знаменатель дроби – увеличивать n и входной ток I _Б.

С момента t ₄ в цепи базы транзистора протекает запирающий ток I _Б.ОБР., но коллекторный ток при этом остаётся практически постоянным. Это происходит на протяжении времени t _Р (времени рассасывания t ₄ -t₅) (рис. 4.2, в). Поэтому время рассасывания (t _Р) иногда называют временем задержки выключения транзистора и оно может быть определено по формуле:

(4.2)

где t_Н – постоянная времени транзистора в режиме насыщения; I _KH =E _K /R _K (R _K - нагрузка транзистора в цепи коллектора); I _КАЖ.1 = β (U _ВХ /R _Б ) – это кажущийся ток коллектора, который протекал бы в цепи коллектора при отсутствии резистора R_К; I _КАЖ.2 =- β (E_б/R _Б ). I _КАЖ. всегда больше I _КН.

Анализируя формулу (4.2), можно сделать следующий вывод: время рассасывания тем меньше, чем больше значение запирающего тока базы и чем ближе подходит уровень тока насыщения I _КН к уровню кажущегося тока I _КАЖ. А это может быть в том случае, когда меньше степень насыщения транзистора во включенном состоянии. В это время концентрация неравновесных зарядов в базе выше равновесной и коллекторный переход вследствие этого продолжает оставаться открытым. В практических схема часто бывает неудобно использовать отрицательное напряжение для запирания транзистора. В этом случае E_б = 0, I_КАЖ.2 = 0 и t_Р = t_Н ln n.

Как только неравновесный заряд у коллекторного перехода рассосется за счёт ухода электронов из базы и рекомбинации, ток коллектора начинает по закону экспоненты уменьшаться, достигая за время спада t _СП (рис. 4.2, в, t ₅, t ₆) установившегося значения I _КБ0.

На этом этапе происходит два процесса: уменьшение тока коллектора до тока его отсечки I _КБ0 (интервал t ₅ -t ₆ рис.4.1, в) и заряд коллекторной барьерной ёмкости С _К через резистор R_K от источника питания Е _К. Процесс уменьшения коллекторного тока I _КН до I _КБ0 близкого к нулю, происходит весьма быстро, особенно при большом запирающем токе базы. Длительность этого процесса составляет малую долю от времени t _СП спада. Существенно большую длительность имеет процесс заряда барьерной ёмкости коллекторного перехода С _К. После отсечки коллекторного тока эта ёмкость продолжает заряжаться от источника Е _К через R _K. Поэтому

t _СП = 3 R _K (C _K +C _H ), (4.3)

где С _Н – ёмкость нагрузки транзистора.

Таким образом время выключения t_ВЫКЛ равно сумме времени рассасывания и спада:

t _ВЫКЛ = t _Р + t _СП (4.4)

Временные параметры t _ВКЛ и t _ВЫКЛ являются основными в ключевых схемах, которые в свою очередь являются основой элементной базы вычислительной техники. По ним определяется быстродействие элементов и ЭВМ в целом.

Одной из основных проблем при повышении быстродействия ключевых схем является уменьшение времени рассасывания t _Р. Для этого нужно уменьшить отпирающий ток базы, т.е. – степень насыщения n=I _Б /I _Б.НАС.. Но при этом возрастает время t _НР. Радикальным способом уменьшения t_Р транзистора является использование в ключе нелинейной обратной связи. При этом между коллектором и базой БТ включают импульсный диод. Когда транзистор в режиме отсечки или активном режиме, потенциал коллектора положителен относительно базы. Следовательно, диод находится под обратным напряжением и не влияет на работу ключа.

Когда транзистор переходит в режим насыщения, то потенциал коллектора близок к нулю, диод открывается и на нём происходит падение напряжения U _ПР=(0,7…1,5)В. На величину U _ПР увеличивается потенциал коллектора и он практически закрывается. При этом исключается двойная инжекция в базу из эмиттера и коллектора, следовательно, исключается накопление избыточного заряда в базе и при запирании ключа будет отсутствовать этап рассасывания. При этом время задержки и нарастания остаются без изменения.