2015-04-06
344
Особенностью реализации цифровых регуляторов интегральных и дифференциальных звеньев является:
1. Период ∆Т – период квантования времени, с которым эти сигналы вычисляются. Дискретность вычисления во времени.
2. Все вычисления должны быть целочисленные, поскольку входные сигналы с АЦП – это целые числа дискрет, выходные сигналы управления ЦАП – тоже целые числа, делать внутри регулятора вычисления с плавающей точкой – это обманывать самого себя. Ошибка в системе регулирования не может быть дробным числом. Выход регулятора – целое число. Внутри регулятора должны быть только целые числа.
Основная задача: научиться целочисленному вычислению с заданной точностью этого интеграла и дифференциала.
Методы целочисленного вычисления интегралов
Методы вычисления интеграла отличаются друг от друга степенью полинома от времени входного сигнала, при которой вычисления интеграла выполняются абсолютно точно
 | |||||
 | |||||
 | |||||
.
