Используется способ разбиения сомножителей на части.
Например, для того, чтобы умножить 32 разрядные сомножители с использованием 16-разрядных БИС умножителей, поступают следующим образом:
Частичные произведения Si,j можно получить на БИС 16-разрядных умножителей, то есть для получения 64-разрядного произведения потребуется 4 умножителя. Если необходимо получить m-разрядной результат m=32 путем отбрасывания младшей части произведения то достаточно трех умножителей, так как не потребуется часть зачеркнутая пунктиром.
Структурная схема блока сложения для 64-разрядного результата будет иметь вид:
В SM1 на выходах искусственно выполнен модифицированный сдвиг вправо на один разряд, это позволяет в случае переполнения сохранить в 31 разряде истинное значение знака и использовать его для заполнения свободного поля при сложении с . Оставшиеся за пределом SM1 младшие разряды подаются на вход С0, А0, SM2 как показано на схеме. Разряды SM1 с 0 по 14 заводятся на входы SM2 с 1-15 соответственно, таким образом учитывается выполненный на SM1 модифицированный сдвиг.
|
|
Если в произведении используется только n- разрядов, то структурная схема сумматоров упрощается и будет иметь вид:
Принцип построения связей в SM1 аналогичен предыдущему случаю. Модифицированный сдвиг позволяет упростить схему в целом.
Рассмотрим пример:
Рассмотрим как выполнялось бы умножение, если бы оно реализовывалось на 4-разрядных умножителях.
Множители Х,У разбиваются на части:
X=0101|1101 Y=1101|0111
а)S1,1=0.101*1.101=11.110001 б) S1,2=0.101*0111=0.0100011
в)S2,1=1101*1.101=1.1011001 г) S2,2=1101*0111=01011011