Регистр управления таймером/счетчиком2 - TCCR2-

(The Timer/Counter0 Control Register)

· Бит 7 - Res: Reserved Bit – Зарезервированный бит

Данный бит в микроконтроллере AT90S8535 зарезервирован и при считывании всегда покажет состояние 0.

· Бит 6 - PWM2: Pulse Width Modulator Enable - Разрешение широтно- импульсного модулятора

Установленный в состояние 1 бит разрешает режим ШИМ для таймера/счетчика2.

· Биты 5,4 - COM21, COM20: Compare Output Mode, bits 1 and 0–Режим сравнения выхода, биты 1 и 0

Управляющие биты COM21 и COM20 устанавливают состояние выходных выводов после совпадения в таймере/счетчике2. Поскольку это альтернативная функция выводов порта I/O, то соответствующий бит направления вывода должен быть установлен в состояние 1.

Управляющая конфигурация показана в табл. 2.13.

Таблица 2.13.Выбор режима сравнения

Обратите внимание: В ШИМ режиме функции этих битов отличаются.

· Бит 3 - CTC2: Clear Timer/Counter on Compare match - Очистить таймер/счетчик при совпадении

При установленном в состояние 1 бите CTC2 таймер/счетчик2 сбрасывается в состояние $00 в течение одного тактового цикла CPU после наступления совпадения. Если бит управления сброшен, то таймер продолжает считать, и не используется в процедуре сравнения. Поскольку факт совпадения детектируется в тактовом цикле CPU следующим за совпадением, то эта функция будет вести себя несколько по-другому, если коэффициент предварительного деления будет больше 1. Если используется коэффициент предварительного деления равный 1 и в регистре сравнения A установлено содержимое C, то таймер будет продолжать счет так, как это делается при установленном CTC2

... | C-2 | C-1 | C | 0 | 1 |...

Если установлен коэффициент деления 8, таймер будет считать аналогично
в следующей последовательности:

... | C-2, C-2, C-2, C-2, C-2, C-2, C-2, C-2 | C-1, C-1, C-1, C-1, C-1, C-1, C-1, C-1 | C, 0, 0, 0, 0, 0, 0, 0, 0 | 1, 1, 1...

В ШИМ режиме состояние этого бита значения не имеет.

· Биты 2,1,0 - CS22, CS21, CS20: Clock Select bits 2,1 and 0 – Биты выбора тактовой частоты

Биты 2,1 и 0 выбора тактовой частоты таймера/счетчика2 подключают выход определенной ступени предварительного делителя.

Таблица 2.14. Выбор коэффициента деления предварительного делителя таймера/счетчика2

Условие Stop обеспечивает реализацию функции разрешения/запрещения таймера. Режим деления CK реализуется непосредственным делением тактовой частоты CK.

Таймер/счетчик2 осуществляет счет в регистре TCNT2.