Анализ и синтез RS-триггера

Синтез цифровых схем c памятью

Цель работы изучение принципов построения RS-триггера путем осуществления следующих действий:

· составление таблицы истинности работы RS-триггера;

· составление логического выражения в соответствии с составленной таблицей истинности и его минимизация;

· составление схемы электрической функциональной синтезируемого устройства в соответствии с составленным логическим выражение;

· проверка работоспособности схемы по таблице истинности;

Более сложными преобразователями информации после комбинационных являются схемы с памятью. Наличие памяти в схеме позволяет запоминать промежуточные состояния обработки и учитывать их значения в дальнейших преобразованиях. Выходные сигналы Y = (у₁, у₂,..., у_m) в схемах данного типа формируются не только по совокупности входных сигналов Х = (х₁, х₂..., х_п), но и по совокупности состояний схем памяти Q◦=◦ (q₁,◦q₂...,◦q_п). При этом различают текущий дискретный момент времени t и последующий (t + 1) момент времени (рис. 1. 1).

Рис. 1.1. Обобщенная структура схемы с памятью

Передача значения Q между моментами времени t и (t+1) осуществляется обычно с применением двухступенчатой памяти и синхронизирующих импульсов (СИ).

В качестве простейшего запоминающего элемента в современных ЭВМ используют триггеры. Самая простейшая схема триггера (RS-триггер) может быть синтезирована по общим правилам. В данном случае для этого необходимо построить автомат памяти - триггер, имеющий вход R (Reset - сброс), для установки элемента в «нулевое состояние» и вход S (Set - установка) - для установки элемента в «единичное» состояние. При отсутствии сигналов R=S=0 элемент должен сохранять свое состояние до тех пор, пока не будут получены новые сигналы на входе R или S.

Условия работы триггера могут быть показаны в виде таблицы переходов, представляющей собой модификацию таблицы истинности. Наиболее простой вид она имеет для автомата, описываемого системой уравнений автомата Мура.

Таблица 1. 1