Раздел 1. Описание структуры разрабатываемого процессора

Содержание

Введение 2

Реферат 5

Раздел 1. Описание структуры разрабатываемого процессора 6

Раздел 2. Программная реализация основных элементов процессора 8

Заключение 12

Список используемой литературы 13

Введение

Вычислительные машины за свою полувековую историю прошли стремительный и впечатляющий путь, отмеченный частыми сменами поколений ЭВМ. В этом процессе развития можно выявить целый ряд закономерностей:

- весь период развития средств электронной вычислительной тех­ники отмечен доминирующей ролью классической структуры ЭВМ (структуры фон Неймана), основанной на методах последователь­ных вычислений;

- основным направлением совершенствования ЭВМ является неук­лонный рост производительности (быстродействия) и интеллекту­альности вычислительных средств;

- в настоящее время наметился кризис классической структуры ЭВМ, связанный с исчерпанием всех основных идей последователь­ного счета. Возможности микроэлектроники также не безгранич­ны, давление пределов ощутимо и здесь.

В связи с кризисом классической структуры компьютера дальнейшее поступательное развитие вычислительной техники напрямую связано с переходом к параллельным вычислениям, с идеями построения многопроцессорных систем и сетей, объединяющих большое количество отдельных процессоров и (или) компьютеров. Здесь появляются огромные возможности совершенствования средств вычислительной техники.

Термин вычислительная система появился в начале — середине 60-х годов при создании ЭВМ третьего поколения. Это время знаменова­лось переходом на новую элементную базу — интегральные схемы. Следствием этого явилось появление новых технических решений: разделение процессов обработки информации и ее ввода-вывода, множественный доступ и коллективное использование вычислительных ресурсов в пространстве и во времени. Появились сложные режимы работы ЭВМ — многопользовательская и многопрограммная обра­ботка.

Под вычислительной системой (ВС) понимается совокупность взаимосвязанных и взаимодействующих процессоров или ЭВМ, периферийного оборудования и программного обеспечения, предназначенную для сбора, хранения, обработки и распределения информации. Отличительной особенностью ВС по отношению к ЭВМ является наличие в них нескольких вычислителей, реализующих параллельную обработку. Создание ВС преследует следующие основные цели: повышение производительности системы за счет ускорения процессов обработки данных, повышение надежности и достоверности вычислений, предоставление пользователям дополнительных сервисных услуг и т.д.

По назначению вычислительные системы делят на универсальные и специализированные. Универсальные ВС предназначаются для решения самых различных задач. Специализированные системы ориентированы на решение узкого класса задач.

По типу вычислительные системы разделяются на многомашинные и многопроцессорные ВС. Многомашинные вычислительные системы (ММС) появились исторически первыми. Основные различия ММС заключаются, как правило, в организации связи и обмене информацией между ЭВМ комплекса. Каждая из них сохраняет возможность автономной работы и управляется собственной ОС. Любая другая подключаемая ЭВМ комплекса рассматривается как периферийное специальное оборудование.

По типу ЭВМ или процессоров, используемых для построения ВС, различают однородные и неоднородные системы. Однородные системы предполагают объединение однотипных ЭВМ (процессоров), неоднородные - разнотипных. В однородных системах значительно упрощается разработка и обслуживание технических и программных (в основном ОС) средств.

По степени территориальной разобщенности вычислительных модулей ВС делятся на системы совмещенного (сосредоточенного) и распределенного (разобщенного) типов. Обычно такое деление касается только ММС. Многопроцессорные системы относятся к системам совмещенного типа.

По методам управления элементами ВС различают централизованные, децентрализованные и со смешанным управлением. Помимо параллельных вычислений, производимых элементами системы, необходимо выделять ресурсы на обеспечение управления этими вычислениями. В централизованных ВС за это отвечает главная, или диспетчерская ЭВМ (процессор). Ее задачей является распределение нагрузки между элементами, выделение ресурсов, контроль состояния ресурсов, координация взаимодействия. Централизованный орган управления в системе может быть жестко фиксирован или эти функции могут передаваться другой ЭВМ (процессору), что способствует повышению надежности системы. Централизованные системы имеют более простые ОС. В децентрализованных системах функции управления распределены между ее элементами. Каждая ЭВМ (процессор) системы сохраняет известную автономию, а необходимое взаимодействие между элементами устанавливается по специальным наборам сигналов. С развитием ВС и, в частности, сетей ЭВМ, интерес к децентрализованным системам постоянно растет. В системах со смешанным управлением совмещаются процедуры централизованного и децентрализованного управления. Перераспределение функций осуществляется в ходе вычислительного процесса, исходя из сложившейся ситуации.

Реферат

1. Объём пояснительной записки 13 листов.

Графическая часть отсутствует.

2. Основные ключевые слова: Процессор, регистр, память, классы, методы.

3. Задание на курсовое проектирование.

Задачей курсового проектирования является разработка программной реализации заданного процессора используя языки программирования высокого уровня (С++). Задание выбирается в соответствии со своим порядковым номером.

Для варианта 1:

Тип команд: двухадресные

Набор аппаратно исполняемых команд: сложение, сдвиг, инверсия, деление

Формат команд: безоперандные, трехоперандные

Количество и формат регистров: 4х8 бит, 12х16 бит, 2х32 бита

Количество ядер в процессоре: 2

Конвейеризация процессора 5-ти ступенчатый конвейер

Основная память: 32 Кбайта 16 разрядный адрес

Прерывание с приоритетом

Поддерживаемые виды адресации: непосредственная, регистровая, индексная.

Раздел 1. Описание структуры разрабатываемого процессора

1. Основная память 32 КБайта 16 разрядный адрес.

Шестнадцати разрядное число может хранить 2¹⁶ (или 65535 бит=8192 байта)

Минимальный объем ячейки 32 Кбайта/2¹⁶ = 32768 байт/ 8192 = 4 байта = тип int.

2. Количество и формат регистров

4х8 бит (1 байт) = четыре регистра типа char.

12х16 бит (2 байта)= двенадцать регистров типа short int.

2х32 бита (4 байта) = два регистра типа int.

3. Двухадресная система команд

В качестве адреса результата операции можно использовать адрес одного из исходных операндов. При этом результат операции записывается "поверх" одного из операндов, значение которого теряется, но команда становится компактнее.

Код операции

Адрес 1

Адрес 2

4. Поддерживаемые виды адресации:

Непосредственная – в поле адреса команды располагается не адрес операнда, а сам операнд. Такой способ удобно использовать в работе с константами.

Регистровая - предполагает, что операнд (входной или выходной) находится во внутреннем регистре процессора.

Индексная - представляет собой удобный механизм для организации итеративных вычислений.

5. Пятиступенчатый конвейер

Структура процессора выполнена на основе постоянного последовательного выполнения пяти блоков.

Звено выборки команд		Звено декодирования		Звено выборки операндов		Звено выполнения команд		Звено возврата

Звено выборки команд (Bloc1) берет команду из памяти и помещает ее в буфер до того момента, пока она не потребуется. Bloc1 начинает свою работу с ячейки памяти равной 34. в этой ячейке должен лежать код выполняемой операции.

Звено декодирования (Bloc2) определяет тип команды и операндов, нужных команде. Определение типа происходи в соответствии с таблицей систем команд.

Звено выборки операндов (Bloc3) определяет местонахождение операндов и вызывает их из регистров или из памяти. Этот блок считывает первый операнд из номера ячейки команды +1, а второй операнд из номера ячейки команды +2.

Звено выполнения команд (Bloc4) совершает операцию указанную командой.

Звено возврата (Bloc5) записывает результат работы команды в нужный регистр или память. При этом результат всегда записывается в первый операнд.

6. Набор аппаратно исполняемых команд

№ п/п обозначение команды флаги	Мнемоническое название Код операции	Содержание	Изменяемые
	MOV	Непосредственная адресация	*reg=num
	MOV	Регистровая адресация	*op1=*op2
	ADD	Сложение целых чисел	*op1=*op1+*op2
	LS	Сдвиг влево	*op1=*op1<<num
	RS	Сдвиг вправо	*op1=*op1>>num
	NEG	Инверсия	*op1=~*op1
	DIV	Деление	*op2=2^num *op1=*op1>>num