Разработка принципиальной схемы

Расчет узлов и блоков

Выполню расчёт двоичных счётчиков. Для информационной панели понадобится два двоичных счётчика. Построю их на трёх JK – триггерах.

Пусть К_СЧ = 8, а смена состояний приведена в таблице 1.3.1.1:

 

Таблица 1.3.1.1.

Q	Номер состояния
	0	1	2	3	4	5	6	7
Q1t Q2t Q3t Q1t+1 Q2t+1 Q3t+1	0 0 0 1 0 0	1 0 0 0 1 0	0 1 0 1 1 0	1 1 0 0 0 1	0 0 1 1 0 1	1 0 1 0 1 1	0 1 1 1 1 1	1 1 1 0 0 0

 

По таблице функционирования построю прикладные таблицы для все трёх триггеров (рисунок 1.3.1.1):

10	01		10	11		01	00
10	01		10	11		10	11
10	01		01	00		11	11
10	01		01	00		00	00

Рисунок 1.3.1.1 - Прикладная таблица для младшего (а), среднего (б) и старшего (в) разрядов счётчика.

 

Диаграммы Вейча для функций J и K каждого триггера построю, заменив двухразрядные числа в клетках прикладных таблиц (рисунок 1.3.1.1) соответствующими значениями функций J и K.

 

Х	1		Х	Х		1	0
Х	1		Х	Х		Х	Х
Х	1		1	0		Х	Х
Х	1		1	0		0	0

 

1	Х		1	0		Х	Х
1	Х		1	0		1	0
1	Х		Х	Х		0	0
1	Х		Х	Х		Х	Х

Рисунок 1.3.1.2 – Диаграммы Вейча для функций входов JK-триггеров младшего (а), среднего (б) и старшего (в) разрядов счётчика.

 

Выбрав контуры на диаграммах Вейча, как указано на рисунке 1.3.1.2, получу минимизированные уравнения для входов J и K все трёх триггеров:

 

J₁ = 1, J₂ = Q₁, J₃ = Q₁ Q₂. (1.3.1.1)

K₁ = 1, K₂ = Q₁, K₃ = Q₁ Q₂.

 

Схема счётчика, построенного в соответствии с выражениями (1.3.1.1) на JК – триггерах, приведена на рисунке 1.3.1.3:

S	TT	Q1	S	TT	Q2	S	TT	Q3
& J			& J			& J
C			C			C
& K			& K			& K
R			R			R

 

 

Рисунок 1.3.1.3 – Двоичный счётчик с К_СЧ = 8.

 

Выполню расчёт дешифратора. Дешифратор реализует следующую систему переключательных функций:

 

Y₁ = X₁X₂... X_n-1X_n ,

Y₁ = X₁X₂... X_n-1X_n ,

 .................. (1.3.1.2)

Y_n-1 = X₁X₂... X_n-1X_n ,

Y_n = X₁X₂... X_n-1X_n,

 

где X₁ , X₂,..., X_n-1 ,X_n – входные переменные дешифратора.

Построю полный дешифратор, количество входных переменных у которого равно четырём. Для него система переключательных функций (1.3.1.2) примет вид:

 

Y₁ = X₁X₂X₃X₄, Y₂ = X₁X₂X₃X₄ ,

Y₃ = X₁X₂X₃X₄ , Y₄ = X₁X₂X₃X₄ ,

Y₅ = X₁X₂X₃X₄ , Y₆ = X₁X₂X₃X₄ ,

Y₇ = X₁X₂X₃X₄ , Y₈ = X₁X₂X₃X₄ , (1.3.1.3)

Y₉ = X₁X₂X₃X₄ , Y₁₀ = X₁X₂X₃X₄ ,

Y₁₁ = X₁X₂X₃X₄ , Y₁₂ = X₁X₂X₃X₄ ,

 Y₁₃ = X₁X₂X₃X₄ , Y₁₄ = X₁X₂X₃X₄ ,

Y₁₅ = X₁X₂X₃X₄ , Y₁₆ = X₁X₂X₃X₄ .

 

 

Каждое уравнение системы (1.3.1.3) реализуется логическим элементом. Следовательно, требуемое количество логических элементов составляет 16. Отсюда быстродействие дешифратора определяется задержкой только одного логического элемента.