2020-01-14
85
В данной части приведены результаты проведённых машинных экспериментов. Моделирование проводилось в программном приложении MAX+ PLUS II с помощью симулятора, который позволяет тестировать логические операции и внутреннюю синхронизацию проектируемой логической схемы.
На рисунке 4 приведён результат моделирования работы таймера. Для примера на устройство был подан код числа 17. Как видно из графика, управляющий код записывается по фронту импульса «запуск» и спустя 17 тактовых импульсов после запуска, схема выдаёт импульс длительностью 5*10-7с.
Рис. 4 Временная диаграмма работы цифрового таймера.
Часть III. ПЛИС.
За основу проектируемого цифрового таймера в данной работе была взята ПЛИС фирмы ALTERA семейства MAX7000S. В настоящее время это достаточно устаревшее семейство ПЛИС, но до сих пор достаточно популярное среди разработчиков. Это связано с тем, что для работы с ним не требуется никаких серьезных затрат, поскольку пакет MAX+PLUS II BASELINE полностью поддерживает всех представителей этого семейства ПЛИС, а для программирования и загрузки конфигурации устройств опубликована схема загрузочного кабеля ByteBlaster и ByteBlasteMV. Данная фирма является одним из мировых лидеров по производству ПЛИС в мире. Выбор в пользу ПЛИС Altera был сделан исходя из следующих критериев:
|
|
|
1) широкая распространённость на рынке
2) относительно низкая стоимость продукции
3) доступность программного обеспечения для разработки устройств на базе ПЛИС данной фирмы.
Разработка структуры ПЛИС производится в графическом редакторе программного приложения MAX+plus II.
Ядром цифрового таймера в данном проекте является программируемая логическая интегральная схема фирмы ALTERA. На рис. 5 приведено расположение выводов для ПЛИС, использованной в данном проекте. На рис 6 изображена уже запрограммированная для данного проекта ПЛИС и указаны её выводы.
Рис. 5
Рис. 6
