2020-01-14
122
Дешифратор адреса модуля обеспечивает формирование адресных управляющих сигналов, срабатывает на двенадцати разрядный код (160), подаваемый по шине адреса и выдаёт управляющий сигнал подключения модуля к шине данных. То есть разрешает прохождение сигнала «запись».
На вход подаётся двенадцати разрядный параллельный код с шины адреса. Значит, дешифратор должен иметь двенадцать входов и четыре тысячи девяносто шесть выходов. Так как такого дешифратора не существует, будем строить его на логических элементах, причём все элементы должны быть одной серии.
Адрес модуля – 154. Переводим в двоичную систему счисления: 000010011010, где А15 – старший разряд, А4 – младший разряд.
Для подключения логической единицы будем использовать заглавный элемент «И-НЕ», а для подключения логического нуля – «ИЛИ-НЕ». Реальная схема адреса модуля приведена на рисунке 2.
 |
