2020-04-20
133
Разработка принципиальной схемы производилась для блока процессора мини-АТС.
Основные микросхемы, применяемые при построении блока процессора, коммутационной системы были выбраны при проработке функциональной схемы проекта, это:F163 - микроконтроллер; - цифровая пространственно-временная КС.
При разработке использовались также логические ИС серии 74HCхх (КР1564). Вместо микросхем данной серии допускается также применение ИС серии 74ACTхх (КР1594).
Разработанная в соответствии с функциональными схемами (ЦТРК 2004.94651.Э2.1 и ЦТРК 2004.94651.Э2.2) принципиальная схема блока процессора (ЦТРК 2004.94651.Э3) приведена в приложении.
Микроконтроллер DD20 включен в соответствии с функциональной схемой. ИС DD22,23 используются в качестве регистра-защелки адреса для формирования демультиплексированной шины адреса/данных. Для построения основного ОЗУ контроллера емкостью 64Кб применены 2 ИС статического ОЗУ ZMD 637256 (DD29, DD30) с возможностью сохранения данных при выключении питания. Таким образом обеспечивается сохранность данных при аварийном или умышленном выключении питания контроллера без применения автономного дополнительного источника питания.
В пределах 256Кб системной памяти контроллер (при необходимости) может использовать дополнительное ОЗУ объемом 64Кб, построенное на ИС СОЗУ UM62256 (DD31, DD32). Доступ к ОЗУ - 16-разрядный.
Системное генераторное оборудование включает в себя задающие кварцевые генераторы с температурной стабилизацией ZQ1-ZQ3 (PTI ХСО3022) на частоты 16384 КГц (тактовая частота DD20), 20480 КГц (для многочастотных приемников-передатчиков), 20 МГц для получения сигналов синхронизации шины ST-BUS. Каждый генератор имеет фильтр по цепям питания (L1C1C2, L2C4C5, L3C6C7). Допустимая нестабильность частоты не превышает ±5 ppm, что находится в пределах нормы для первичного оборудования c частотой синхронизации 2048 КГц.
Синхрогенератор шины ST-BUS выполнен на ИС MT9041B (DD15). В состав ИС входит тактовый генератор 16384 КГц, ФАПЧ, делители частоты и схема управления генератором. На выходе DD15 формируются сигналы битовой синхронизации C2, С4, С16, а также F0 и F1.
На вход внешней синхронизации DD15 (PRI) поступает сигнал F0 от резервного (основного) контроллера. Таким образом обеспечивается синхронизация при работе контроллеров в горячем резерве. При помощи сигнала MS DD15 может быть переведена из ведущего в ведомый режим и наоборот. Схема на элементах DD17, DD18 обеспечивает получение сигналов канальной синхронизации -F1 (-F1х_MF - 0 и 1 КИ многочастотных приемопередатчиков, F1х - синхронизация КИ внешних комплектов).
КС и схема доступа к шине управления (CST) выполнена на ИС DD21. Доступ к внутренним регистрам производится через 16-разрядную мультиплексированную шину адреса данных. Для надежного чтения и записи данных используется сигнал подтверждения данных -DTA, который поступает на вход готовности READY микроконтроллера. Для возможности внутрисхемного тестирования работоспособности ИС используется предусмотренный интерфейс JTAG IEEE-1149.1 (разъем X2).
Схема конференц-связи построена на ИС DD37, DD38 (M34116).
Приемники и передатчики в коде «2 из 6» - DD35, DD36 (M-986-2A1) и образуют 4 приемника, 4 передатчика, использующих КИ0,1 потоков GST0, GST1.
Схема начальной установки содержит DD11, DD12 - схема мониторинга питания и формирования сигнала сброса микроконтроллера. На остальную часть процессора сигнал сброса поступает с выхода RSTOUT DD20. Для формирования сигналов сброса также дополнительно используются элементы DD27, DD28. Дешифрация адресного пространства ввода/вывода производится элементами DD24, DD25. Сигналы управления системной шиной (разрешение передачи -BUS_EN и направление передачи данных BUS_DIR) формируются элементами DD27A, DD34A-B, DD33A. Переключатели J1, регистр DD13 образуют схему инициализации процессора. Управление регистром производится выходным сигналом триггера DD14. Для сопряжения асинхронного последовательного порта микроконтроллера с интерфейсом RS-232 используется ИС DD19, которая включает в себя преобразователь напряжения и схему преобразования уровней. Для формирования системной шины использованы буферные элементы DD1-DD9, DD19. Для защиты выходов микросхем от возможных перегрузок использованы резисторные матрицы RR1-RR6, а также сопротивления R11-R14. Плата процессора подключается к кросс-плате блока с помощью 96-контактного разъема X1.
Для защиты платы по питанию используются быстродействующий диод VD1 и стабилитрон VD2. Фильтрация и развязка по питанию производится с помощью дросселя L4 и конденсаторов C9-C35.
Максимальный ток, потребляемый процессором при напряжении питания +5В, составляет около 800 мА. Максимальная потребляемая мощность 4,0 Вт.
