Базовый процессор (ВАР), процессор обработки

Вызовов (САР), контроллер ввода-вывода (I0С)

На рис.6.18 показана структура аппаратных средств процессора CP113C/CR и приводится общая схема модулей и их функциональных связей. Каждый базовый процессор (ВАР), процессор обработки вызовов (CAP) и процессор ввода-вывода (IOР) содержит один модуль - модуль выполнения программы (РЕХ). В зависимости от того, должны ли они быть реализованы в качестве процессоров ВАР, процессоров CAP или контроллеров I0С, в соответствии с монтажной позицией активизируются специфичные аппаратные функции. Перечислим основные технические данные ВАР, CAP и IQC. Тип процессора - MC68040, тактовая частота -25МГц, разрядность адреса 32 бита и разрядность данных 32 бита, разрядность слова - 32 бита данных. Данные локальной памяти: расширение - максимум 64 Мбайт (на основе DRAM 16M бит); ступень расширения 16Мбайт. Данные флэш-памяти EPROM: расширение 4 Мбайт.