2020-10-10
100
Технические данные IOC: разрядность информации на BIOC - 32 бита адреса/данных (мультиплексный режим), 5 битов контроля по четности. Количество подключаемых IОС - максимум 12.
На рис. 6.19 показана блок-схема модуля выполнения программы РЕХ. Наиболее важными являются следующие компоненты: микропроцессор, контроллер доступа и цикла, общий интерфейс (CI), локальная память (LMY), флэш-память EPROM, логика подачи тактовых сигналов.
Микропроцессор и контроллер доступа и цикла вместе составляют процессор (PU) модуля. С целью обеспечения надежности они дублируются. Одна пара, состоящая из микропроцессора и контроллера доступа и цикла, выполняет на модуле функцию ведущей системы. Вторая пара выполняет функции проверки (проверочное устройство). Она сравнивает собственные результаты с результатами ведущей пары. Если результаты не совпадают, то пара проверочного устройства активизирует аварийный сигнал, который приводит к немедленному отключению процессора от BCMY.
Общий интерфейс (СI) соединяет процессор с BCMY и, если РЕХ функционирует в качестве IOС, также с системой шин для контроллера ввода-вывода (BIOC). Кроме того, также выполнены соединения для панели технического обслуживания (МР:СР113С) и аппаратного трассировщика. Если процессор реализован в качестве ВАР, то линии управления к ВАР-партнеру также подключаются к общему интерфейсу. Локальная память (LMY) может быть расширена до требуемого размера. Наименьшая ступень емкости составляет 16 Мбайт. Локальная память LMY может быть расширена до емкости 64 М байт (на основе микросхем памяти DRAM 16Мбит).
|
|
|
Блоки флэш-памяти EPROM включают в себя микропрограммное обеспечение для восстановления аппаратных средств, программу загрузчика, программы диагностики, а также микропрограммное обеспечение IOС. Соответствующие программы выполняются в соответствии с применением.
 |
