Демультиплексоры

Демультиплексором называется КЦУ, которое обеспечивает альтернативную (поочередную) передачу данных от одного источника нескольким адресатам (приемникам). Эта операция коммутации каналов называется демультиплексированием. При m адресатах демультиплексор должен иметь один информационный вход, k≥log₂m адресных входов и m информационных выходов.

В дальнейшем будем рассматривать одноразрядные демультиплексоры, осуществляющие обработку (коммутацию) одного бита информации. При необходимости демультиплексирования n-разрядных слов надо использовать n демультиплексоров. Если требование альтернотивности отсутствует, то задача демультиплексирования вырождается в случай разветвления электрической цепи.

УГО одноразрядного демультиплексора для m=4 приведено на рисунке 20 и представляет собой прямоугольник с аббревиатурой DMUX (от англ. Demultiplexer) во внутреннем поле. Входы А₁,А₀ служат для приема адреса абоеннта, которому предназначена информация в данный момент.

Рисунок 20 – Условное графическое обозначение одноразрядного демультиплексора для m=4

По приведенному описанию составим таблицу истинности для мультиплексора (таблица 5).

Таблица 5 – Таблица истинности одноразрядного демультиплексора для m=4

Логические аргументы	Логические функции
x	a1	a0	y0	y1	y2	y3

По данным таблицы 5 запишем логические функции в СДНФ, которые описывают работу демультиплексора:

(12)

Функции получились простыми и минимизация не требуется. Логическая схема одноразрядного демультиплексора для m=4, построенная по системе функций (12), показана на рисунке 21а (штриховой линией показаны цепи для организации входа разрешения).

а)

б)

Рисунок 21 – Одноразрядный демультиплексор. Логическая схема неструктурированная (а) и структурированная (б)

Анализ схемы, представленной на рисунке 21а, показывает, что одноразрядный демультиплексор фактически является двоичным дешифратором (вход Х может выполнять функцию входа разрешения). Поэтому в интегральном исполнении обычно выпускаются дешифраторы-демультиплексоры. Схема на рисунке 21а плохо структурирована, так как в ней нет структурных компонентов промежуточного уровня. Аппаратурные затраты на реализацию такого демультиплексора оцениваются величиной Е_DMUX=16 условных транзисторов. Быстродействие схемы с учетом инверторов оценивается величиной T_DMUX = 3 t_{зд. ЛЭ}.

Схему демультиплексора можно структурировать. Для этого преобразуем логические функции (12) следующим образом:

(13)

где (14)

В этом случае также выделяются два структурных компонента схемы: управляемый коммутатор, описываемый системой функций (13) и управляющий дешифратор, описываемый системой функций (14).

Структурная схема демультиплексора (рисунок 21б) более технологична в изготовлении, более проста при поиске неисправностей. Аппаратурные затраты оцениваются величиной Е_DMUX=20 условных транзисторов, а быстродействие - T_DMUX=4t_{зд. ЛЭ}. Но на практике чаще используется неструктурированная схема (рисунок 21а), поскольку она более быстродействующая и требует меньше аппаратурных затрат.

Число выходов демультиплексоров в интегральном исполнении не превышает 16. Для наращивания числа выходов демультиплексора строят демультиплексорное дерево аналогично схеме на рисунке 5. разница в том, что входы разрешения работы будут играть роль информационных входов дешифраторов – демультиплексоров. В рассмотренном примере для адреса 11001 поток данных с информационного входа будет передаваться на выход y₂₅.

Мультиплексоры и демультиплексоры широко применятся в микропроцессорной технике, например, для стыковки внутренней шины данных с внешней шиной меньшей разрядности.

Кроме того, пара мультиплексор – демультиплексор представляет собой электронный коммутатор, находящий широкое использование в информационных сетях различного вида, например, в коммутационных полях цифровых коммутационных станций.