Триггеры. На рисунке 2. 22 представлена Обобщенная модель ПЛИС

Микросхема ПЛМ (К556 РТ 1)

Обобщенная модель ПЛИС

На рисунке 2.22 представлена обобщенная модель ПЛИС.

На данной схеме входные ячейки могут содержать элементы запоминания, например триггеры. Дешифраторы могут быть одноразрядными и многоразрядными.

Логическая матрица может быть ПЛМ или ПМЛ. Параллельно логической введена управляющая матрица. Ее задачей является выбор функции многофункциональных выходных ячеек, изображенных на рисунке 2.23.

Рис. 2.22 – Обобщенная модель ПЛИС

Рисунок 2.23 – Многофункциональные выходные ячейки

а) прямая;

б) прямая с разрешением;

в) комплементарная ячейка;

г) прямая с программируемой полярностью;

д) прямая с программируемой полярностью и разрешением;

е) D–триггер с программируемой полярностью и ОС;

ж) RS–триггер;

з) D–защелка;

и) ввод–вывод;

к) прямая с ОС;

л) ввод–вывод с программируемой полярностью;

м) ввод–вывод с программируемой полярностью и двойным разрешением;

н) ввод;

о) D–триггер с ОС;

п) RС–триггер с ОС.

После программирования получаем необходимые комбинационные или последовательностные логические схемы.

На рисунке 2.24 приведено условное графическое изображение и функциональная схема К556 РТ 1.

Рисунок 2.24 – Микросхема ПЛМ, а) – условное графическое изображение,

б) – функциональная схема

На корпусе микросхемы, если смотреть на него со стороны электродов, должна быть метка в виде точки, углубления или выступа. Отсчет выводов от метки осуществляется по часовой стрелке, если смотреть на схему со стороны электродов. Четырнадцатый вывод здесь не обозначен, но он есть – это общий, земля. Назначение выводов:

2 – 9 – входы А₈ –А₁;

20 – 27 – входы А₁₆ –А₉;

10 –13 – выходы В₈ –В₅;

15 –18 – выходы В₄ –В₁;

14 – общий, не приведен;

19 – выбор микросхемы CS;

28 – питание U_cc=+5B;

1 – сигнал программирования.

На рисунке 2.24, б) изображена функциональная схема, где приняты следующие обозначения:

ВУ – блок входных усилителей;

ВК – блок выходных каскадов;

РВ – схема разрешения выборки кристалла;

ДШ – программируемый дешифратор;

АФ1, АФ2 – программируемые адресные формирователи;

Черточки и цифры – количество проводников.

ВУ формирует прямые и инверсные значения входных переменных (“0” или “1”), поступающих на матрицу И. Построение осуществляется на основе двух последовательно включенных схем “И–НЕ”. Матрица И содержит 48 шестнадцативходовых конъюнкторов, каждый из которых через плавкие нихромовые перемычки соединяется со всеми шестнадцатью входами, а также 8 сорокавосьмивходовых дизъюнкторов, т. е. каждый конъюнктор может иметь до шестнадати входов по “И”, если сохраняются все перемычки. При этом каждая входная переменная (“0” или “1”) может входить в конъюнкцию с прямым или инверсным значением либо не входить вообще, если перемычка переплавлена. Таким образом матрица И образует первый уровень логических функций. Выходные сигналы матрицы И вводятся в матрицу ИЛИ, образующую второй уровень логических функций.

В матрицу ИЛИ входят 8 дизъюнкторов (8 выходов), каждый из которых имеет 48 входов, т. е. может быть связан с любым из сорока восьми конъюнкторов.

Шины, связывающие эти две матрицы, называют шинами конъюнкции (К1 – К48), а шины, связывающие матрицу ИЛИ с выходными каскадами – шины дизъюнкции (S1 – S8). На рисунке 2.25 представлен фрагмент принципиальной схемы.

F – инверторы со входами А₁ – А₁₆.На выходах прямой и инверсный сигналы ().

F1–F1928 – плавкие перемычки. Они либо пережигаются (тогда связей нет), либо сохраняются при программировании.

VD1–VD1536 – диоды схемы логического умножения (см. рисунок 2.26, а).

Рисунок 2.25 – Фрагмент принципиальной схемы

Схема логического сложения на транзисторах VT1–VT384 в эмиттерном режиме необходима для того, чтобы получить максимальное быстродействие. Если Х₁ или все Х₄₈ единицы (на схеме сложения, рисунок 2.26, б), то на эмиттерном резисторе наблюдается падение напряжения, т. е. “1”. Диоды Шоттки VD1–VD1536 необходимы для увеличения быстродействия. Можно было бы применять обычные диоды, но быстродействие снизится.

В выходных цепях – элемент неравнозначности (схема сложения по модулю 2, также называют “исключающее” ИЛИ: три варианта названия одного и того же элемента).

Рисунок 2.26 – Cхема умножения, а); схема сложения, б)

Программирующим элементом матрицы И являются диоды Шоттки с плавкой нихромовой перемычкой. Матрица ИЛИ включена по схеме эмиттерного повторителя n–p–n транзистора с плавкой нихромовой перемычкой в цепи эмиттера. Исключающее ИЛИ позволяет инвертировать уровень выходного сигнала в зависимости от сигнала на входе, т.е. программировать активный высокий или активный низкий уровни выходного сигнала. Заземление одного из двух входов исключающего ИЛИ через плавкую перемычку приводит к тому, что активным уровнем выходного сигнала становится напряжение низкого уровня.

Возможны следующие режимы работы ПЛМ:

– считывание;

– программирование и контроль матриц;

– программирование и контроль активного уровня выходов;

– хранение.

Управление указанными режимами осуществляется с помощью различных комбинаций сигналов, в качестве которых используют различные уровни напряжения питания и входного напряжения на входе CS. Уровни напряжений могут быть

по входу E (17±1) В;

по входу CS (10±0.5) В.

Питание U_cc= 5 В или 0.

На рисунке 2.27 изображены графики – фрагмент программирования какой–то логической функции, рассчитанной на выделение определенного тепла, не приводящего к выгоранию матрицы.

Рисунок 2.27 – Фрагмент программирования логической функции

Для развязки низкочастотных и высокочастотных помех (сквозные токи) включаются электролитические и керамические конденсаторы (рисунок 2.28).

Рисунок 2.28 – Конденсаторы в виде навесных элементов

Выбираются конденсаторы с различными свойствами: одни фильтруют низкочастотные помехи, другие – высокочастотные; так как, например, низкочастотные конденсаторы с электролитической фольгой, намотанной в виде катушки индуктивности, плохо фильтруют высокочастотные составляющие, индуктивность их не пропускает. С другой стороны на плате рекомендуется устанавливать (припаивать) на выводы питания каждой микросхемы (или на группу) электролитические конденсаторы емкостью не менее 0.1 мкФ, а также керамические конденсаторы емкостью 0.01 мкФ, которые объединяются в виде группы. Электрические принципиальные схемы часто содержат фрагменты вида рисунка 2.28, когда несколько конденсаторов включены параллельно. Это означает, что применены либо конденсаторы различных типов, одни из которых электролитические, фильтруют низкочастотные помехи, другие пластинчатые, фильтруют высокочастотные помехи, либо конденсаторы разнесены по элементам платы, припаяны к соответствующим выводам микросхем, но изображены в виде параллельного соединения, как на рисунке 2.28.

Если конъюнкторы микросхемы не входят в логическую структуру, то их желательно исключить, т. е. пережечь в процессе программирования. Этим будет уменьшено число параллельно включенных диодов Шоттки, и быстродействие возрастет. Можно не пережигать, но при этом снизится быстродействие.

Если используются не все дизъюнкции, то выжигание можно не производить, так как там включены параллельно закрытые транзисторы. Они практически не снижают быстродействие. Но если будет произведено выжигание, то это улучшит работу микросхемы. Микросхемы предназначены дл совместного включения с ТТЛ. Если логика другого типа, согласование производится посредством преобразователей уровня (например, К500ПУ–124, 125, К176ПУ–1, К176ПУ–8).

Триггеры предназначены для запоминания информации, придания искаженным помехами сигналам прямоугольной формы и т.д. Электронные схемы, содержащие элементы памяти, называют последовательностными.

Различают триггеры

– на транзисторах;

– на логических элементах;

– на туннельных диодах;

– на тиристорах;

– интегральные

– на двухбазовых диодах;

– на операционных усилителях и т.д.

Выделяют

– RS–триггеры (простейшие триггеры, почти не применяются в виду их недостатков);

– JK–триггеры (применяются вместо RS–триггеров);

– D–триггеры (триггеры задержки);