Если же на D-входе был установлен 0, то 1 будет образована на выходе нижнего входного логического элемента и по фронту синхроимпульса первый RS-триггер установится в состояние 1, а второй - в состояние 0.
Одновременно с этим блокируется верхний входной логический элемент, лишая первый RS-триггер возможности изменить своё состояние при изменении сигнала на D-входе.
Если на входе D установлена 1, то на выходе верхнего входного логического элемента также образована 1 и по фронту синхроимпульса первый RS-триггер установится в состояние 0, а второй - в состояние 1.
Одновременно с этим блокируется нижний входной логический элемент с той же целью. что и верхний.
Сt Dt Qt+1 Режим D T Q Таким образом, закон функциони-
0 ~ Qt Хран. рования такого триггера описывается
1 ~ Qt Хран. С Q следующей таблицей переходов:
0 0 Зап. 0 А его условное графическое обоз-
1 1 Зап. 1 начение имеет вид:
S T Q Интегральные D-триггеры нередко дополняются асинх-
D ронными входами R и S, используемыми для начальной
|
|
C установки триггера в требуемое состояние.
R Q При подаче активного сигнала на один из асинхрон-
3.5. Т-триггеры.
Т-триггеры имеют единственный вход (Т-вход), называемый счётным. Этот вход предназначен для приёма тактовых импульсов (синхроимпульсов).
В качестве элементов памяти эти триггеры не используются. Они предназначены для работы в режиме счёта.