JK–триггер ТВ–1

На рисунке 3.25 изображен JK–триггер ТВ–1.

Элементы: &₁ , &₂ , 1₁

комбинированные.

&₃ , &₄ , 1₂

Входы 1 – 8, 9 – 16 образуют логическое умножение без инверсии, 1₁, 1₂ – элементы логического сложения.

В том случае, если на всех входах &₁ или &₂ одновременно единицы, то на выходах &₁ или &₂ , которые внутри микросхемы, будут "1". Оба выхода &₁ и &₂ внутри микросхемы объединены суммированием с инверсией сумматором 1₁, таким образом, если на выходе &₁ или на выходе &₂ будет "1", то при суммировании на входах 1₁ единица инвертируется в "0".

Логические элементы &₅ , &₆ : если на всех 3–х входах одновременно "1", следовательно, на выходе "1". Если на любом из входов "0", следовательно, на выходе "0".

Элементы &₇ , &₈ : 23 или 26 входы прямые, а 24, 25 – инверсные. Это значит, что элементы &₇ , &₈ работают как элементы умножения в том случае, если, например, на 23 поступает "1", а на 24 "0". Если на 23 или 26 поступает "0", то это схемы безусловного подчинения нулю: на выходе "1". То же самое, если на 24, 25 поступает "1", то на выходе "1" (безусловное подчинение как бы нулю, если бы был прямой вход).

Рисунок 3.25 – JK–триггер ТВ–1

Для исключения ложного срабатывания введены перекрестные связи с выходов триггера и на входной триггер. Они исключают запрещенное состояние.

Здесь 3 входа по умножению j (5–7) и 3 входа по k (10–12), сделаны для удобства разводки электронных схем. Если разводка не требуется, то входы объединяют.

Таким образом, в схеме ведомый триггер (&₉ , &₁₀) и ведущий триггер (&₁, &_2, 1_1, и &_3, &_4, 1₂).

В режиме ожидания на входах единицы. Они поступают на 27 и 32 входы ведомого триггера &₉–&₁₀ . При подаче нуля на входы или в триггере устанавливается "1" или "0. Поэтому эти входы называют установочными, то есть JK–триггер работает как RS–триггер; при этом на входах J,C,K в режиме ожидания нули.

Если на входах и они не используются, тогда схема может работать как JK–триггер двухступенчатый, образующий MS–структуру (master–slave). Так как структура двухступенчатая, информация на выходе появляется по спаду С–импульса.

Особенность схемы в том, что ведущий триггер имеет инверсное состояние по отношению к выходному ведомому триггеру, состояние которого он удерживает принудительно.

Примем, что ведомый триггер в нуле: . Это значит, что ведущий триггер должен быть в "1": выход 1₁ = "1", выход 1₂ = "0", поэтому, "1" с выхода 1₁ поступает на 16 вход &₄ и одновременно "1" на 14 и 15 входах режима ожидания "1". Следовательно, на входах 15 и 16 "1", таким образом, на выходе &₄ "1"; не важно, с чем она суммируется, но инвертируются в "0" на выходе 1₂ (как и должно быть).

"0" с выхода 1₂ поступает на 1 вход &₁ , на выходе &₁ "0"; на выходе &₂ "0" (режим ожидания), следовательно, на выходе 1₁ инвертируется "0" в "1".

С другой стороны выход 1₂ = "0" поступает на 18 вход &₅ (схема безусловного подчинения нулю без инверсии), следовательно, на выходе &₅ "0", поступающий на 23 вход &₇ (схема безусловного подчинения нулю), поэтому, на выходе &₇ "1", передающаяся на 20 вход &₆ .

На 20–22 входах "1" (на 20 с выхода &₇ , на 21 с выхода 1₁, на 22 режима ожидания). Одновременно 3 единицы входов &₆ выдадут на выходе &₆ "1" (схема логического умножения), которая поступает на 26 вход &₈ ; а на 25 вход поступает "0" входа С режима ожидания, что эквивалентно "1" нормальной логической схемы с прямыми входами. Следовательно, на выходе &₈ "0", который поступает на 31 вход &₁₀ . На выходе &₁₀ принудительно удерживается "1" (как и было принято).

Для опрокидывания триггера на входы J, С – подать "1". На вход К нет смысла подавать "1", так как с выхода на 13–й вход &₃ поступает "0" (запрет), как это было в предыдущем JK–триггере (рисунок 3.23). Процессы опрокидывания предлагается проанализировать самостоятельно.

Как и предыдущий шестиэлементный D–триггер, так и этот JK–триггер, относятся к непрозрачным.