Вычислительные устройства. Каждый ADSP-21000 содержит три независимых полнофункциональных устройства

Каждый ADSP-21000 содержит три независимых полнофункциональных устройства:

- арифметико-логическое устройство (ALU), которое выполняет стандартный набор арифметических и логических операций с числами в формате с фиксированной запятой (ФЗ) и плавающей запятой (ПЗ);

- умножитель (MAC), выполняющий умножение с плавающей и с фиксированной точкой, а также умножение с накоплением для ФЗ-операндов;

- сдвигатель (Shifter), реализующий команды логических и арифметических сдвигов, манипулирования битами, выделения и депонирования битовых полей.

Вычислительные устройства функционируют независимо, что позволяет результату работы любого устройства быть операндом любого другого устройства уже в следующем такте. Реализация многофункциональных инструкций позволяет ALU и MAC выполнять операции в одном такте параллельно и независимо друг от друга.

Регистровый файл

Для обмена данными между вычислительными модулями служит регистровый файл общего назначения, содержащий 32 40-битных регистра (16 основных и 16 теневых).

Генераторы адресов данных

Генераторы адресов данных (DAG1 и DAG2) обеспечивают адресацию для доступа к памяти и поддерживают аппаратную реализацию циклических буферов и реверсирование битов адреса. Два DAG содержат 16 основных и 16 альтернативных регистра.

Шины памяти

Процессор не содержит памяти на чипе (кроме кэша инструкций) и может адресовать до 2²⁴ слов???внешней памяти команд (которая может содержать как команды, так и данные) и до 2³² слов внешней памяти данных (которая содержит только данные). Благодаря независимым шинам адресов и данных для каждого вида памяти, процессор может за один такт считывать/записывать два слова памяти разрядностью 32, 40 или 48 бит.

Кэш инструкций

Процессоры ADSP-21000 содержат высокопроизводительный кэш инструкций, который кэширует только те команды, выборка которых конфликтует с выборкой данных из памяти программ.

Программный секвенсор

Программный секвенсор выполняет конвейерную обработку команд в три стадии: выборка, декодирование и выполнение. Генератор адресов программы поддерживает выполнение условных переходов, вызовов подпрограмм и обработчиков прерываний, а также выполнение циклов без дополнительных тактов задержки.