Задание 1. Исследуйте способность кода (6, 5) с общей проверкой на четность обнаруживать однократные ошибки

Исследуйте способность кода (6, 5) с общей проверкой на четность обнаруживать однократные ошибки. Для этого используйте кодирование без перемежения, фазовую модуляцию и оптимальный когерентный демодулятор на корреляторе.

Наблюдайте и зафиксируйте осциллограммы сигналов на выходе РУ демодулятора (т. 10) и принятые символы при разных позициях однократных ошибок в принятой кодовой комбинации. Для ввода ошибок в указанной позиции активизируйте пункты меню «Параметры СПДС / Линия связи / Источник ввода ошибок». Маска ввода ошибок (в «Линии связи») содержит вектор ошибок (ВО) вида «001001__», где «0» означает отсутствие, а «1» – наличие ошибки в соответствующих позициях кодовой комбинации. Ввод ошибок осуществите в следующем порядке по каналам:

1) ошибок нет («000000__»),

2) ошибка в позиции 1 («100000__»),

3) ошибка в позиции 3 («001000__»),

4) ошибка в позиции 6 («000001__»).

При обнаружении ошибки в принятой кодовой комбинации декодер выдает символ «?». Обратите внимание на формирование сигнала ошибки Ψ в декодере кода (6, 5).

В отчете по работе приведите вычисления сигналов ошибок при принятии кодограмм по каждому пункту задания и сделайте выводы по результатам исследований.

Комментарии и выводы

Код (6, 5) с общей проверкой на четность характеризуется длиной кодовых комбинаций 6 двоичных разрядов, из которых первые пять (b ₁ – b ₅) являются информационными, а шестой b ₆ – проверочным. Значение проверочного символа b ₆ определяется суммированием по mod 2 значений информационных символов

,

что осуществляется 5-входовым логическим элементом «Исключающее ИЛИ» в схеме кодера. В результате код (6, 5) содержит только 2⁵ = 32 разрешенные 6-разрядные кодовые комбинации с четным числом «1» (из 2⁶ = 64 возможных). Остальные 32 6-разрядные кодовые комбинации (с нечетным числом «1») являются для кода (6, 5) запрещенными и на выходе кодера канала никогда не возникают.

Регистр сдвига («RG->«) служит для преобразования параллельного формата кодовых комбинаций в последовательный. Это достигается подачей 6-ти тактовых импульсов на вход сдвига, в результате чего все 6 разрядов записанной в регистр кодовой комбинации, продвигаясь «вверх», по очереди выводятся через выход Q ₀.

Декодер разбивает поступающие от демодулятора кодовые символы на 6-разрядные блоки, соответствующие кодовым комбинациям, преобразует их последовательный формат в параллельный («RG->«) и вычисляет сигнал ошибки ψ суммированием по mod 2 значений всех 6 символов каждой принятой кодовой комбинации

.

Если результат такого суммирования ψ = 0, то принятая комбинация является разрешенной, и тогда пять её информационных символов преобразуются в букву по таблице кода МТК-2. Если ψ = 1, то принятая комбинация – запрещенная, что свидетельствует об ошибке. (В качестве сообщения об обнаружении ошибки приема в ВЛ выводится знак «?»).

Код (6, 5) гарантированно обнаруживает все ошибки нечетной кратности и не обнаруживает другие.