Оперативные запоминающие устройства

Основу микросхемы ОЗУ составляет накопитель информации, который представляет собой матрицу, составленную из элементов памяти. Эти элементы располагаются вдоль строк и столбцов накопителя. Типичная структура микросхемы ОЗУ приведена на рисунке 3.5. Он снабжен управляющими цепями, описанными в предыдущем разделе, для установки элемента в любой из трех режимов: режим хранения, в котором он отключается от входа и выхода микросхемы: режим чтении, в котором содержащаяся в ЭП информация выдается на выход микросхемы;
режим записи, в котором и ЭП записывается новая поступающая с входа микросхемы информация.

Каждому ЭП соответствует номер, называемый адресом элемента памяти. Для определения требуемого ЭП указывается строка и столбец этого ЭП в накопителе. Адрес ЭП в виде двоичного числа принимается по линиям, передающим адрес в регистр адреса (см. рисунок 3.5.). Число строк и столбцов накопителя выбирается равным целой степени двух. Разряды регистра адреса делятся на две группы: одна группа определяет двоичный номер строки, в которой в накопителе расположен ЭП, другая группа разрядов адреса подается па соответствующий дешифратор: дешифратор строк и дешифратор столбцов. Каждый дешифратор создает на одной из своих выходных цепей уровень лог.1 (на остальных выводах дешифратора устанавливается уровень лог. 0): выбранный ЭП оказывается под воздействием уровня лог.1 одновременно по цепям строки и столбца.

Рисунок 3.5 – Структура ОЗУ

При чтении содержимого ЭП выдается на усилитель чтения и с него на выходной триггер и вывод микросхемы. Режим записи устанавливается подачей сигнала «запись» на выход разрешения записи (РЗ). При уровне лог. 0 на входе РЗ открывается усилитель записи, в битах информация со входа данных поступает в выбранный ЭП и запоминается в нем. Указанные процессы происходят в том случае, если на входе выбора соответствующего кристалла запоминающего устройства (ВК) действует активный уровень
лог. 0. Таким образом, микросхема ЗУ позволяет обращаться к заданному элементу памяти, адрес которого подается на адресный вход микросхемы.

Объем памяти применяемых микросхем памяти зависит от количества разрядов линий передачи адреса. Для организации памяти общим объемом 256 слов по восемь разрядов на базе микросхем памяти, содержащих 256 элементов памяти, требуется восемь адресных линий (от А ₀ до А ₇). Для организации памяти объемом 1024 восьмиразрядных слов на базе микросхем, содержащих 1024 элемента памяти, требуется десять адресных линий (от А ₀ до А ₉).