Счетчики импульсов

Счетчиком называют устройство, сигналы на выходах которого в определенном коде отображают число импульсов, поступивших на счетный вход. Используются для подсчета числа импульсов и деления частоты. Счетчики строятся на базе триггеров. Триггер Т-типа может служить примером простейшего счетчика, считающего до двух. Если соединить последовательно m триггеров, можно подсчитать в двоичном коде 2^m импульсов. Число m определяет число разрядов, а число 2 — основание системы счисления.

На практике могут использоваться различные системы счисления (коды). Символом счетчика на логических схемах служат буквы СТ (counter) и число, характеризующее систему счисления (2, 10, 2/10). основными эксплуатационными показателями счетчика являются его емкость и быстродействие. Быстродействие счетчика определяется двумя параметрами: разрешающей способностью t _раз и временем установки кода счетчика t _уст. Под разрешающей способностью понимают минимальное время между входными импульсами, при котором счетчик еще в состоянии их подсчитывать. Обратная величина

называется максимальной частотой счета. Время установки кода t _уст равно времени между моментом поступления входного сигнала и моментом установки счетчика в новое устойчивое состояние. Быстродействие зависит от элементной базы счетчика и способов соединения отдельных микросхем между собой.

Классификация счетчиков. Цифровые счетчики классифицируются по следующим параметрам: используемой системе счисления (двоичные, десятичные, двоично-десятичные, в коде Джонсона); направлению счета (суммирующие, вычитающие, реверсивные); способу организации связей между разрядами (с последовательным переносом, с параллельным переносом, кольцевые).

Рассмотрим несколько примеров интегральных счетчиков.

Двоичный четырехразрядный счетчик встречается практически во всех сериях цифровых микросхем. Счетчик содержит 4 Т-триггера, выходы которых Q ₀ – Q ₃ образуют параллельный двоичный код состояния счетчика. За исходное состояние счетчика принимается такое, при котором все триггеры находятся в нулевом положении. Принудительная установка счетчика в исходное состояние осуществляется подачей сигнала лог.1 на вход сброса R. Таблица состояний счетчика имеет следующий вид:

Таким образом, счетчик имеет 16 состояний, т.е. его емкость N = 2^m = 16. Здесь m = 4 — число разрядов. На рис. 5.22 показаны условное обозначение такого счетчика, его внутренняя структура и временная диаграмма. Переворот триггера младшего разряда происходит по спаду входного импульса. Триггеры в разрядах соединены между собой последовательно, т.е. представляют собой схему с последовательным переносом. Такая схема логически наиболее проста, но обладает большой задержкой сигнала, особенно в тех случаях, когда последовательно срабатывает большое количество триггеров. Микросхемы позволяют последовательно наращивать емкость двоичных счетчиков кратно 4 разрядам.

В качестве примеров асинхронных двоичных счетчиков на рис.5.23 показаны микросхемы К155ИЕ5 и К555ИЕ19.

Первая в одном корпусе содержит одно и трехразрядные счетчики, а вторая — два четырехразрядных счетчика. Соединяя выход одного счетчика с входом другого (показано штрихами), можно наращивать разрядность. Сброс счетчиков К155ИЕ5 в исходное состояние производится подачей сигнала лог.1 на оба входа 2,3 одновременно.

В делителях частоты, в отличие от счетчиков, выводы могут браться не от всех разрядных триггеров. За счет этого можно повысить коэффициент пересчета (деления) микросхемы при том же количестве выводов корпуса.

Вычитающие двоичные счетчики строятся аналогично и отличаются от суммирующих только связями между разрядами. Последовательность состояний триггеров вычитающего счетчика обратна последовательности суммирующего: после исходного состояния 0000 четырехразрядный двоичный счетчик переходит в состояние 1111 и далее в последовательности от 16 состояния к 14, 13, 12 и т.д. до исходного.

В счетчиках с последовательным переносом задержка распространения сигнала возрастает с увеличением числа разрядов и в многоразрядном счетчике может быть значительной. Это является причиной двух недостатков таких счетчиков: сравнительно низкого быстродействия и возможности появления кратковременных ложных импульсов на выходах дешифраторов состояния счетчиков.

Максимальная частота счета последовательного счетчика

где m — число разрядов; t _з - время задержки переключения одного триггера.

Для повышения быстродействия используют счетчики с параллельным переносом.

Счетчики с параллельным переносом состоят из синхронных Т или IK-триггеров. Счетные входные импульсы подаются одновременно на все счетные входы триггеров, но разрешение (синхронизация) срабатывания данного триггера зависит от состояния триггеров предыдущих разрядов. Задержка переключения всего счетчика равна задержке для одного триггера. В таких счетчиках кроме разрядных триггеров содержатся дополнительные логические элементы. При повышении числа разрядов растет сложность внутренних логических связей. На рис. 5.24 показана внутренняя структура 4-разрялиого счетчика с параллельным переносом. Триггер первого разряда счетчика переключается за каждым входным сигналом, но триггеры последующих разрядов переключаются лишь в том случае, если все предыдущие триггеры находятся в единичном состоянии.

Счетчики с параллельным переносом широко применяются в быстродействующих устройствах. Они обладают более высокой помехоустойчивостью, т.к. в паузах между входными импульсами триггеры счетчика, блокированы. Недостатками таких счетчиков является меньшая нагрузочная способность из-за наличия дополнительной внутренней нагрузки и трудность организации параллельного переноса при большом числе разрядов. Поэтому параллельный перенос обычно организуется только для ограниченного числа разрядов, обычно в пределах объема одной микросхемы, а наращивание дальнейшей разрядности происходит путем последовательного переноса между микросхемами. Примером синхронного двоичного счетчика может служить микросхема К561ИЕ10 — рис. 5.25. В корпусе этой микросхемы содержится два четырехразрядных двоичных счетчика с параллельным переносом. Счетчик может запускаться положительным перепадом по входу V при наличии лог.1 на входе С или отрицательным перепадом по входу С при наличии лог.1 на входе V. Штриховой линией показана организация 8-разрядного счетчика на базе микросхемы К561ИЕ10.

Реверсивный двоичный счетчик с предварительной установкой. Реверсивные счетчики позволяют осуществить подсчет входных импульсов как в режиме суммирования, так и в режиме вычитания в зависимости от состояния входа управления реверсом. Сигнал реверса переключает связи между триггерами разрядов счетчика. Предварительная установка позволяет устанавливать триггеры разрядов счетчика в желаемое состояние по установочным уходам. Примером такого счетчика является микросхема К561ИЕ11 — рис. 5.26. Микросхема имеет 4 установочных входа D ₁ – D ₄ и вход разрешения установки V. При подаче лог.1 на вход V происходит запись установочного кода со входов D ₁ – D ₄ в триггеры счетчика. Вход ± 1 служит для управления реверсом счетчика: при наличии лог.1 на этом входе счетчик работает в режиме сложения, а при лог.1 — в режиме вычитания. Вход С является счетным входом счетчика, а вход Р ₀ — входом сигнала переноса с микросхемы соседнего младшего разряда. Микросхема имеет 4 двоичных выхода и один выход сигнала переноса в микросхему старших разрядов. Асинхронное каскадирование счетчиков ИЕ11 получится, если сигнал переноса Р подать на вход С последующей микросхемы. Синхронное каскадирование получается, если соединить параллельно тактовые входы С всех микросхем и подать сигнал от выхода переноса Р первой микросхемы на вход переноса Р ₀ последующей (старшей разрядности) микросхемы.

Реверсивный двоично-десятичный счетчик. Для того чтобы образовать из двоичного счетчика двоично-десятичный, необходимо внутри микросхемы создать логическую цепь, которая бы зафиксировала переход счетчика в 11-е (по счету) состояние 1011 и сразу же сбросила триггеры микросхемы в исходное состояние 0000. Тем самым, число состояний двоичного счетчика ограничивается 10. Сигналы на выходе двоично-десятичного счетчика чередуются в порядке двоичной последовательности 8421 от первой комбинации 0000 до десятой 1010. На рис.5.27 показан реверсивный двоично-десятичный счетчик с предварительной установкой К561ИЕ14. Сброс в нулевое состояние такого счетчика происходит путем предварительной установки кода 0000 по входам D ₁ – D ₄. По сигналу высокого уровня на входе 2/10 счетчик работает как двоичный, а при низком уровне — как двоично-десятичный. Режимы работы микросхемы в зависимости от состояния управляющих сигналов представлены в следующей таблице:

Знаком X в таблице обозначено произвольное состояние входа.

Счетчик-делитель на 8 состояния с дешифратором показан на рис. 5.28. Этот счетчик содержит в своем составе 4 триггера, меняющих состояние в соответствии с кодом Джонсона. 8 состояний счетчика расшифрованы при помощи встроенного дешифратора, так что микросхема имеет 8 информационных выходов 0 ¸ 7 и выход переноса Р. Сигнал на каждом информационном выходе возникает тогда, когда счетчик устанавливается в соответствующее состояние. В зависимости от соотношения сигналов V и С на входах можно выбрать фронт счетного импульса, по которому происходит счет. Вход сброса R всегда имеет приоритет по отношению к другим входам. В связи с тем, что в счетчике использован код Джонсона, сигнал переноса Р имеет скважность, равную 2. Если требуется уменьшить коэффициент пересчета в пределах одной микросхемы, достаточно соединить вход сброса R с надлежащим информационным выходом. При наращивании микросхем, с целью получения больших коэффициентов деления, кратных 8, выход Р микросхемы младшего разряда соединяют со входом С соседнего старшего разряда.

Десятичный счетчик с дешифратором, например, К561ИЕ8 отличается от счетчика-делителя на 8 лишь наличием 5 триггеров и соответственно 10 выходов — рис. 5.29.

Делители могут работать только, в режиме деления частоты, поэтому имеют один выход. Иногда делители имеют несколько выходов, но все равно не от всех разрядов счетчика. Микросхема может иметь жесткий коэффициент деления или перестраиваемый коэффициент. В последнем случае он устанавливается предварительной установкой состояния разрядных триггеров делителя. Например, коэффициент деления делителя 564ИЕ15 может быть установлен от 3 до 21327 с шагом единица. Этот делитель может работать в двух режимах: непрерывного счета (деления), когда на выходе образуются импульсы с частотой f _вх/ K _дел и длительностью, равной периоду входных импульсов, или однократного счета, когда после поступления на вход определенного числа импульсов выходной сигнал из состояния 0 переходит в состояние 1 и остается в этом состоянии.