Интегральные микросхемы регистров (примеры)

Интегральные микросхемы регистров, как и другие микросхемы, имеют дополнительные управляющие входы, расширяющие их функциональные возможности и делающие их универсальными. В качестве примера рассмотрим микросхему К155ИР13.

К155ИР13 — это 8-разрядный реверсивный регистр сдвига с возможностью параллельной записи информации. УГО этого регистра приведено на рисунке 57. Изучив назначение входных и выходных сигналов, легко усвоить функциональные возможности микросхемы и особенности её применения.

Рисунок 57 Реверсивный регистр сдвига и записи информации К155ИР13

Буферный регистр КР580ИР82, входящий в состав МП-комплекта КР580, построен на D-триггерах и предназначен для записи и сохранения 8-разрядных данных в течение заданного промежутка времени. Этот регистр называют также регистром-защёлкой. Например, в МП-системах на МР КР580 он используется сохранения в течение машинного цикла байта состояния, а на МП1810 — адреса, поступающего по мультиплексированной шине адреса-данных. Его функциональная схема и условное графическое обозначение приведены на рисунке 58,а,б.

Рисунок 58 Буферный регистр КР580ИР82:

а) — функциональная схема, б) — УГО

Регистр состоит из 8-и D-триггеров, тактируемых фронтом, и 8-и элементов с тремя выходными состояниями. Схема управления построена на двух элементах ИЛИ-НЕ.

Если на вход поступит разрешающий сигнал низкого уровня, а на вход STB — сигнал высокого уровня, то информация с входов передаётся на выходы. После перехода сигнала на входе STB с высокого уровня на низкий, информация, записанная в регистр, сохраняется до появления следующего разрешающего сигнала на входе STB. Сигнал высокого уровня переводит выводы DO0–DO7 в 3-е (высокоомное) состояние.

Таким образом, микросхема может работать в трёх режимах:

- =0, STB=1 — режим шинного формирователя;

- =0, STB=0 — режим защёлки:

- =1 — 3-е состояние (режим отключения от нагрузки).

Многорежимный буферный регистр (МБР) К589ИР12 является универсальным 8-и разрядным регистром, состоящим из D-триггеров и выходных буферных схем с 3-мя устойчивыми состояниями. МБР имеет также встроенную селективную логику: «Схема управления режимами» и отдельный D-триггер для формирования запроса на прерывание центрального процессора.

МБР предназначен для использования в качестве портов ввода информации в МП от внешних устройств, или портов вывода информации из МП во внешние устройства.

Функциональная схема МБР и его УГО приведены на рисунке 59,а,б.

Рисунок 59 МБР К589ИР12: а) Функциональная схема, б) УГО.

Схема управления режимами (D1, D2, D4) в зависимости от сочетания управляющих сигналов C, ВР, обеспечивает:

- Запись входной информации от внешнего устройства по сигналам , или выходной информации по сигналам ;

- Хранение информации по сигналам ;

- Выдачу информации по сигналам ;

- Передачу входной информации на выход (режим шинного формирователя) по сигналам .

Схема управления прерываниями (D3, D5, D6) формирует запрос на прерывание для МП по окончании сигнала записи информации в МБР от внешнего устройства по спаду сигнала «C». Сброс сигнала осуществляется по входу триггером D5 при выборе кристалла микропроцессором для считывания информации, а также при начальной установке МБР сигналом «R».