Теоретические сведения. Ознакомление с устройством и функционированием регистров и регистровой памяти; испытание интегрального универсального регистра сдвига

Лабораторная работа 13

РЕГИСТРЫ

ЦЕЛЬ РАБОТЫ

Ознакомление с устройством и функционированием регистров и регистровой памяти; испытание интегрального универсального регистра сдвига.

ТЕОРЕТИЧЕСКИЕ СВЕДЕНИЯ

Регистр -это последовательное устройство,предназначенное для записи, хра­нения и (или) сдвига информации, которая поступает и хранится в регистре в виде п -раз­рядных двоичных чисел. В общем случае регистр может выдавать информацию в последовательной или параллельной форме, преобразовывать прямой код числа в обратный (когда единицы заменяются нулями, а нули - единицами), и наоборот, а также выполнять логическое сложение и логическое умножение двоичных чисел.

В зависимости от способа ввода и вывода разрядов числа различают регистры параллельные, последовательные и параллельно-последо­ватель­ные.

Регистр, в котором можно осуществить сдвиг числа, называют сдвигающим (сдвиговым), причем сдвиг может быть или в одну сторону (в сторону младшего разряда - прямой (правый) сдвиг, или в сторону старшего разряда – обратный (левый) сдвиг, или в обе стороны (реверсивный сдвигающий регистр). В этом смысле последовательный и параллельно-пос­ле­дова­тель­­ный регистры относят к сдвиговым.

Если выводы последнего триг­гера сдвигающего регистра соединить с входами первого, то получится кольцевой регистр сдвига, называемый коль­­­цевым счётчиком. Его коэффициент пересчёта равен числу разрядов п: единица, записанная в один из разрядов, периодически появляется на выходе счётчика после того, как пройдут п сдвигающих синхроимпульсов.

2. ПАРАЛЛЕЛЬНЫЙ РЕГИСТР НА RS -ТРИГГЕРАХ

Любой регистр состоит из связанных между собой триг­геров с динамическим или статическим управлением и логических элементов, причем количество триггеров равно количеству разрядов в записываемом числе. Синтез регистра сводится к выбору типа триг­геров и логических элементов И, НЕ, ИЛИ для реализации заданных операций.

&

х 1

х 2

Т

R

"П" "Вобр" " 0"

уп

y 1

y 2

"Впр"

хп

S

Рис. 13.2

х 1

х 2

хп

&

&

&

Т

R

S

&

&

&

Т

R

S

&

&

Рассмотрим работу параллельного регистра на RS -триг­герах (рис. 13.2). Ввод (запись) числа осуществляется в два такта. Во избежание ошибочной записи числá х ₁ х ₂… х_п в первом такте все триггеры регистра обнуляются. Для этого на шину "0" подается логический 0. Во втором такте по сигналу 1 на шине " П " ("Приём") через конъюнкторы одновременно записывается в соответствующие разряды регистра двоичное число х ₁ х ₂… х_п. Вывод (считывание) числа у ₁ у ₂… у_п в прямом коде происходит по сигналу 1 на шине " В_пр ", а в обратном - по сигналу 1 на шине " В_обр ".

WА

Рис. 13.3

DIN

WE

DCW

Е

RA RE

MS

D 3 D 2 D 1 D 0 a 0 a 1 E

DOUТ

RG0

R C

D

RG1

R C

D

RG2

R C

D

RG3

R C

D

Объединив в одной микросхеме несколько регистров и добавив на входе дешифратор DCW, а на выходе мультиплексор MS, получают регистровую (сверхоперативную) память (рис. 13.3). Входы D_i четырёх или восьми регистров, как правило, 4-разрядных, подключают к общей входной шине данных DIN. Вход загрузки требуемого регистра выбирается дешифратором записи DCW на основании поступающего на его вход адреса записи WA, т. е. кода номера загружаемого регистра. Запись данных, присутствующих на шине DIN, происходит в момент поступления сигнала разрешения записи WE.

Выходы регистров мультиплексором MS подключаются к выходной шине DOUT. Номер регистра, с которого происходит чтение, определяется посредством кода адреса чтения RA. Разрешение выдачи данных в шину DOUT происходит по сигналу RE. Поскольку дешифрация адреса записи и адреса чтения производится двумя независимыми узлами, имеющими автономные адресные входы WA и RA, в регистровую память можно одновременно записывать бинарное число в один из регистров и считывать число из другого.